微机原理-第5版(周荷琴)-第11章.pptxVIP

M/ 《微型计算机原理与接口技术》第5版第11章DMA控制器8237A本章主要内容: §11.1 8237A 的组成与工作原理 §11.2 8237A的时序 §11.3 8237A的编程和应用举例§11.1 8237A的组成和工作原理DMA传送用DMA方式传送数据时，传送过程完全由DMA控制器（DMAC）控制。其基本功能：能向CPU的HOLD脚发出DMA请求信号。CPU响应DMA请求后，DMAC获得总线控制权，由它控制数据的传送，CPU则暂停工作。能提供读/写存储器或I/O设备的各种控制命令。确定数据传输的始址和数据长度，每传送1个数据便自动修改地址(+1或-1)，数据长度-1。传送完毕，能发出结束DMA传送的信号。CPU在每个非锁定时钟周期结束后，都会检测HOLD脚上有无DAM请求？若有，便转入DMA传送周期。8237A DMA控制器8237A是高性能可编程DMA控制器，主要特点:含4个通道，每通道有64K地址和字节计数能力。有4种传送方式：单字节传送、数据块传送、请求传送、级联传送。每个通道的DMA请求可被允许或禁止。4个通道的DAM请求有不同优先级，优先级可以是固定的，也可以是循环的。任一通道完成数据传送后，会产生过程结束信号 EOP（End of Process），结束DMA传送；还可从外界输入EOP 信号，中止正执行的DMA传送。8237A的两种工作状态1）从态方式开始DMA传送前，8237A是系统总线的从属设备，由CPU对它进行编程，如指定通道、传送方式和类型、内存单元起始地址、地址是递增还是递减以及要传送的总字节数等等，CPU也可读取DMAC的状态。2）主态方式当8237A取得总线控制权后，它就完全控制了系统，使I/O设备和存储器之间或者存储器与存储器之间进行直接的数据传送。8237A芯片的内部结构和外部连接与这两种工作状态密切相关。§11.1 8237A的组成和工作原理11.1.1 8237A的内部结构11.1.2 8237A的引脚功能11.2.3 8237A的内部寄存器11.1.1 8237A的内部结构图11.1 8237A的内部结构8237A内部结构1. 时序与控制逻辑从态时, 接收系统时钟、复位、片选和读/写等信号，完成相应控制操作；主态时, 向系统发控制信号。2. 优先级编码电路对同时提出DMA请求的多个通道进行排队判优，决定哪个通道优先级最高。可选固定或循环优先级。某个优先级高的设备服务时，禁止其它通道请求。3. 数据和地址缓冲器组8237A的A7~A4、A3~A0为地址线；DB7~DB0在从态时传输数据，主态时传送地址。它们都与三态缓冲器相连，便于接管或释放。8237A内部结构4.命令控制逻辑从态时接收CPU送来的寄存器选择信号（A3~A0），选择寄存器；主态时译码方式字的D1D0，以确定操作类型。A3~A0与 、 配合组成各种操作命令。5.内部寄存器组每通道有16位基址寄存器、基字计数器、当前地址寄存器、当前字计数器以及6位工作方式寄存器。片内还有命令寄存器、屏蔽寄存器、请求寄存器、状态寄存器和暂存寄存器。不可编程的字数暂存器和地址暂存器。§11.1 8237A的组成和工作原理11.1.1 8237A的内部结构11.1.2 8237A的引脚功能11.2.3 8237A的内部寄存器11.1.2 8237A的引脚功能8237A为40引脚DIP封装, 引脚排列 ?8237A引脚功能1. CLK 时钟信号，输入 8237A时钟频率3MHz，8237A-5为5MHz。2. 片选信号，输入，低电平有效 从态方式下选中8237A，接受CPU对它的编程等。3. READY 准备好，输入，高电平有效 慢速I/O设备或存储器参与DMA传送时，可使READY变低，让8237A在DMA周期中插入等待周期TW；当它们准备就绪时READY变高。4. A3~A0 低4位地址线 从态为输入，寻址8237A内部寄存器，实现编程；主态时输出要访问内存的低4位地址。8237A引脚功能5. A7~A4 4位地址线始终是输出或浮空, 主态时输出4位地址信息A7~A4。6. DB7~DB0 8位数据线与系统数据总线连。从态时，CPU经数据线读取各有关寄存器内容，并对各寄存器编程。主态时，由它们输出高8位地址A15~A8，并由AD STB信号将它们锁存到外部的高8位地址锁存器中，与A7~A0输出的低8位地址构成16位地址。存储器-存储器传送方式下，源存储器读出的数据，经它们送暂存寄存器，暂存器中数据再经它们写到目的存储单元中。8237A引脚功能7. AEN 地址允许信号，输出，高电平有效送出锁存的高8位地址，与芯片输出的低8位地址一起构成16位内存偏址。同时使连到CPU的地址锁存器无效，