课程设计、毕业设计一)数字秒表电路设计.docVIP

课程设计（一） 数字秒表电路设计启动清零复位电路主要由U6A、U6B、U7B、U7D组成，其本质是一个RS触发器和单稳态触发器。1控制数字秒表的启动和停止，2控制数字秒表的清零复位。开始时把S1合上，2打开，运行本电路，数字秒表正在计数。当打开1，合上2键，2与地相接得到低电平加到U6B的输入端，U6B输出高电平又加到U6A的输入端，而U6A的另一端通过电阻R15与电源相接得到高电平，（此时U6B与U6A组成RS触发器），U6A输出低电加到U7A的输入端，U7A被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。当S1合上时，打开S2键，S1与地相接得到低电平加到U6A的输入端，U6A输出高电平加到U6B的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的QD---QA输出0000，经U1、U2译码输出驱动U9、U10显示“00”。因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。同时U6A输出高电平加到U7A的输入端，将U7A打开，让3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。U4的9、10、7脚接高电平，当U4接收到来自U5的脉冲时，U4的QD---QA输出0001加到U2的DCBA端，经U2译码输出1001111经电阻R8~R14驱动数码管U10显示，此时数码管显示“1”，当U4计数到1001时，U4的15脚输出高电平接到U7C，经反相后得到低电平，加到U3的时钟脉冲端，U3A不具备时钟脉冲条件，当U4再接收一个脉冲时，U4的输出由1001翻转为0000，此时U4的15脚输出低电平通过U7C反相输出高电平，从而得到一上升沿脉冲加至U3的时钟端，使得U3的QD---QA输出0001加到U1的DCBA输入端，经U1译码输出100111，经电阻R1~R7驱动数码管U9，数码管显示“1”。如此循环的计数，最后数码管U9、U10显示最大值99即9.9秒。　　 由集成块、电阻R19、R18、电容C1、C2组成多谐振荡器，当接通电源，电源通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块的3脚输出低电平，内部三极管导通，C2通电阻R19进行放电，当UC2下降到1/3VCC时，内部三极管截止，集成块的3脚输出高电平，接着电源又通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块的3脚输出低电平，如此循环的充、放电，3脚输出100HZ的矩形方波信号加到U7A的输入端。、 74LS90的功能表如下： （1）列出逻辑方程组 列出时钟信号的逻辑表达式 CLK1=Q0 ； CLK2=Q2 ； CLK0=CLK 激励方程组 L0=K0=1 ； J1=+ ；K1=1 ; J2=J1=1 ; J3= ; K3=1 ③ 列出状态表： B、秒表的个位是通过将该位计数器的Q3与十位计数器的CLK0相连实现逢9向十位进1的逻辑功能。 C、秒表的十位通过将计数器的Q1、Q2相连和MR1，MR2相连，实现逢6清零的功能（祥见 74LS90功能表），其中的与门电路用74LS08实现，其内部逻辑图如下所示： D、自动脉冲产生电路由函数信号发生器给出，可以实现0~59的循环计数。 E、手动脉冲产生电路可以选择0~59的任意数值，其电路图如下所示： 每按下开关就有一个脉冲产生，C2起防抖作用。 F、手动复位电路可以实现手动清零，其电路图如下所示： 当按下开关时个位和十位制零。 （3）译码驱动电路和数码显示电路 译码驱动电路采用74LS47译码器，数码显示电路采用七段码共阳数码官，两者组成了七段显示驱动器，其电路图如下所示： 译码驱动电路的设计需要用一只数码管的基本单位是PN结，加正向电压时，就能发出清晰的光线。单个PN结可以封装成发光二极管，多个PN结可以组成分段时封装半导体数码管。 半导体数码管将十进制数码分成七段，每段为一个发光二极管。在共阳极半导体数码管的七段输入引脚上分别接入相应的高低电平，观察数码管所显示的十进制数，并观察各段的亮暗关系。电阻起到限流的作用。 842