C10-DSP Builder设计初步.ppt

下载文档 降价啦

1
0
约1.51万字
约 133页
2016-08-21 发布于湖北
举报
版权申诉
保障服务

C10-DSP Builder设计初步.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

C10-DSP Builder设计初步

9.7 DSP Builder的状态机设计 * 9.7.2 状态机设计流程【例9-1】 IF ((pop_sig=1) AND (conut_in_sig=0)) THEN next_state = empty_st； ELSIF (push_sig=1) THEN next_state = push_not_full_st ; ELSIF (pop_sig=1) AND (conut_in_sig / =0)) THEN next_state = pop_not_empty_st ; ELSIF (push_sig=1) AND (conut_in_sig =250)) THEN next_state = full_st ; ELSE next_state = idle_st ; END IF ; 9.7 DSP Builder的状态机设计当前状条件次态 Idle (pop =1) (count_in = 0) empty Idle (push =1) (count_in=250) full Idle (pop =1) (count_in! = 0) pop_not_empty Idle push =1 push-_not_full * 表9-4 表9-3的改变 9.7.2 状态机设计流程 9.7 DSP Builder的状态机设计 * 9.7.2 状态机设计流程【例9-2】 IF ((pop_sig=1) AND (conut_in_sig=0)) THEN next_state = empty_st ; ELSIF (pop_sig=1) AND (conut_in_sig / =0)) THEN next_state = pop_not_empty_st ; ELSIF (push_sig=1) AND (conut_in_sig =250)) THEN next_state = full_st ; ELSIF (push_sig=1) THEN next_state = push_not_full_st ; ELSE next_state = idle_st ; END IF ; 9.7 DSP Builder的状态机设计 * 图9-98 State Mahine Builder Design Rule Check页面 9.7.2 状态机设计流程 9.7 DSP Builder的状态机设计 * 图9-99 设定了状态机后的表格模块 9.7.2 状态机设计流程 9.7 DSP Builder的状态机设计 * KX康芯科技图9-100 仿真波形 9.7.2 状态机设计流程 9.7 DSP Builder的状态机设计 * 9.7.2 状态机设计流程 stop time = 400 ;empty=0; full=0; idle=0 data_out=48 stop time =900 ;empty=0; full=1; idle=0 data_out= stop time = 2000 ;empty=1; full=0; idle=0 data_out=48 stop time = 400 ;empty=0; full=0; idle=0 data_out=48 9.5 数字编码与译码器设计 * 图9-70 修改后的m序列发生器模型 9.5.1 伪随机序列 9.5 数字编码与译码器设计 * 图9-71 m序列发生器Simulink仿真结果 9.5.1 伪随机序列 9.5 数字编码与译码器设计 * 9.5.2 帧同步检出（9-7） 9.5 数字编码与译码器设计 * 图9-72 帧同步检出模型 9.5.2 帧同步检出 9.5 数字编码与译码器设计 * 图9-73 bxp1m子系统 9.5.2 帧同步检出 9.5 数字编码与译码器设计 * 图9-74 bxn1m子系统 9.5.2 帧同步检出 9.5 数字编码与译码器设计 * 图9-75 帧同步的巴克码检测仿真结果 9.5.2 帧同步检出 9.6 硬件环HIL仿真设计 * 图9-76 插入HIL的Simulink模型硬件仿真说明图 9.6.1 HIL仿真流程 1．首先完成一个Simulink模型设计 9.6 硬件环HIL仿真设计 * 图9-77 扫频滤波信号发生器Simulink模型图，文件名freqsweep.mdl 9.6.1 HIL仿真流程 1．首先完成一个Simulink模型设计 9.