第7章触发器和时序逻辑电路.ppt

补充作业 逻辑电路如图所示，各触发器的初始状态为“0”。已知A，C的波形，试画出输出Q0和Q1的波形图，并写出D的逻辑式。 C Q 0 Q 0 C D C Q 1 Q 1 C J Q 0 Q 1 C C A A Q 0 Q 1 =1 K  * 计数器的功能 记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。计数器循环一周所需的脉冲个数称为计数器的模或周期，用字母M表示。 * 计数器的分类 按计数器的各位触发器的翻转次序分：同步计数器和异步计数器。 按计数过程中数码的增减情况分：加法计数器、减法计数器和可逆 计数器。 按计数进制分：二进制计数器、十进制计数器、二－十进制计数器 等等。 7－2 计数器 1、异步二进制加法计数器 C Q2 Q1 Q0 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 0 1 0 1 2 3 4 5 6 7 8 0 0 0 加法计数器状态表 各触发器 J = K = 1 低位的Q端接高位的CP端 CP Q0 Q1 Q2 一、二进制加法计数器 RD K CP Q Q RD K CP Q Q RD K CP Q Q F0 F1 F2 J J J 作用：计数、分频 计数输入 清零 Q0 Q1 Q2 1 1 1 1 一个触发器有两个稳态，N个触发器共有2N个稳态，若计数器有N个触发器，称该计数器为N位二进制计数器或2N进制计数器。 ? J RD K CP Q Q ? ? J RD K CP Q Q ? ? J RD K CP Q Q ? ? J RD K CP Q Q ? ? ? ? 1 ? ? 计数输入 清零 Q0 Q1 Q2 Q3 F0 F1 F2 F3 CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q0 Q1 Q2 Q3 用D触发器构成的异步二进制加法计数器 低位的Q端接高位触发器的CP端 SD RD C Q Q D SD RD C Q Q D SD RD C Q Q D 计数输入 CP 清零 Q0 Q1 Q2 F0 F1 F2 C Q2 Q1 Q0 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 0 1 0 1 2 3 4 5 6 7 8 0 0 0 CP Q0 Q1 Q2 J0 = K0 = 1 J1 = K1 = Q0 J3 = K3 = Q2? Q1?Q0 J2 = K2 = Q1? Q0 2、同步二进制加法计数器 计数脉冲同时加到触发器的CP端 ? J K CP Q Q ? J K CP Q Q ? J K CP Q Q ? ? J K CP Q Q ? ? ? ? ? CP 1 ? ? ? ? Q0 Q1 Q2 Q3 ? ? F0 F1 F2 F3 CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 1