LVDS屏的测量.docVIP

LVDS屏的测量 LVDS屏的接口描述： LVDS（低差分信号）其工作原理是：把输入的TTL信号，通过一片专用的芯片编码差分为LVDS信号。单6位屏为4组差分，（3组数据、1组时钟）单8屏为5组差分（4组数据、1组时钟）。信号定义为：D0-、D0+ | D1-、D1+ | D2-、D2+ | CK-、CK+ | D3-、D3+，如果是单6位的屏就没有D3-、D3+这一组数据了。LVDS的屏归根结底也是TTL的屏，因为LVDS的信号电平是1V左右，而且—线和+线之间的干扰可以相互抵消，抗干扰能力强，很适合用在高分辩率的屏上。 由于一些高分屏的分辩率实在是太高，单靠一路LVDS传输已不堪重负，所以都采用双路LVDS接口，降低每一路LVDS的速率，提高信号的稳定度，双6位屏就是为8组差分，（6组数据、2组时钟），双8屏为10组差分（8组数据、2组时钟）。 通常在LVDS接口屏中，多为扁平插头。14P、20P、30P，也有双排21P的。14P的理论上支持（单6、单8）位的屏，20P、21P的理论上支持（单6、单8、双6）位的屏，30P的就都有可能了。。。。。。。。。。 和TTL的屏比较，LVDS的屏要单一的多。测量和估计要容易很多，LVDS的接口可以用万用表测屏，先找出地，再找到电源，电源是和保险在一起的，接着就是信号，LVDS屏的信号是成对的，没对之间的电阻是100欧，一般来说是（-、+