燕山大学EDA课程计之六人抢答器.doc

  1. 1、本文档共12页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
燕山大学EDA课程计之六人抢答器

燕山大学 课 程 设 计 说 明 书 题目: 抢答器 学院(系): 电气工程学院 年级专业: 11级生物医学工程 学 号: 110103040056 学生姓名: 麻琦芳 指导教师: 陈白 李婷 教师职称: 实验师 实验师 燕山大学课程设计(论文)任务书 院(系):电气工程学院 基层教学单位:电子实验中心 学 号 110103040056 学生姓名 麻琦芳 专业(班级) 生物医学工程2班 设计题目 抢答器 设 计 技 术 参 数 ●六人参赛,每人一个按钮 ●主持人一个按钮,按下开始(具有复位功能)后,才能开始抢答 ●先抢中者对应的指示灯亮 ●有人抢答时,蜂鸣5s,然后自动停止 设 计 要 求 ●用拨码开关设定主持人及参赛者按钮 ●用红色信号指示灯组L1-L6表示对应参赛者指示灯 ●使用数码管显示抢答路数 工 作 量 ●学会使用Max+PlusII软件和实验箱; ●独立完成电路设计,编程下载、连接电路和调试; ●参加答辩并书写任务书。 工 作 计 划 了解EDA的基本知识,学习使用软件Max+PlusII,下发任务书,开始电路设计; 学习使用实验箱,继续电路设计; 完成电路设计; 编程下载、连接电路、调试和验收; 答辩并书写任务书。 参 考 资 料 《数字电子技术基础》.阎石主编.高等教育出版社. 《EDA课程设计B指导书》. 指导教师签字 基层教学单位主任签字 李鑫滨 说明:此表一式四份,学生、指导教师、基层教学单位、系部各一份。 2013年 12 月 19 日 目录 一、设计说明 1.1 设计思路 1.2 模块介绍 1.3真值表 二、原理图 2.1 抢答器及数码管显示原理图 2.2 5s计时器原理图 2.3 总原理图 三、波形仿真图 四、管脚锁定及硬件连线 五、总结 六、参考文献 一、设计说明 1.1 设计思路 6个参赛者者每人控制一个开关,主持人控制总开关,抢答时置高电平,主持人置低电平时,系统复位可进行下一轮抢答。抢答时,最先抢中者相应的二级管发光,数码管显示相应的路数,蜂鸣器响5s,并且此时其他人再按下抢答器不会有反应。抢答完毕后需要主持人进行复位。 1.2模块介绍 设计方案用到了两个模块:计时器和抢答器及数码管显示电路。计时器主要是用了74160和T触发器及门电路,用来控制蜂鸣器的响应时间。抢答器及数码管显示电路包含6个D触发器、6个发光二极管、1个74148优先编码器和一个6输入的与非门,第一个拨下开关置高电平后,相应的发光二极管亮、数码管显示抢答路数并封锁D触发器,其他人再拨下开关并没有影响。 本次课程设计用到的设备还有蜂鸣器(内锁),如图一所示,蜂鸣器模块含有一个蜂鸣器BUZZER和一个跳线器JBUZZER。当使用蜂鸣是,此跳线器短接。同时独立扩展下载版CPLD/FPGA的JP2_CF的SPEAKER接高电平时,蜂鸣器工作。 本次课程设计还用到静态共阳极数码管(内锁),首先当控位“IO_DS1”为高电平时该数码管有效选中,此时74148输出二进制数通过译码后该数码管显示十进制数。 1.3真值表 表一 T触发器真值表 表二 74160真值表 表三 D触发器真值表 二、原理图 2.1 抢答器及数码管显示原理图 选手控制1~6号开关,主持人控制m开关,CLK为8HZ的输入脉冲,L1~L6为发光二极管,IODS1控制控位当它为高电平时静态数码管显示(IOSD1接VCC始终保持为高电平),A3、A2、A1、A0分别接“1D0”“1D1”“1D2”“1D3”二进制数经过译码后显示抢答路数十进制数。 主持人拨码开关置到高电平,即进入抢答环节,如果有一个参赛选手按下拨号开关,对应的D触发器输出高电平,对应的发光二极管亮,但经过反相器后变为低电平使AND7, 与门封锁,此时六个D触发器的CLK输入端没有脉冲输入,D触发器全部封锁,所以在有一个人先抢答的前提下,其他选手抢答无效,而经过反相器的六个信号经过74148译码后输出三位二进制数A2、A1、A0加上A3端(固定接地)然后A3、A2、A1、A0接静态数码管四个端的1D3、1D2、1D1、1D0控制输出的十进制。一轮抢答后主持人在控制异步清零端进行清零。清零完毕后支持人复位准备下一轮抢答。 2.2 5s计时器原理图 将十进制74160通过异步清零法配置成五进制计数器。当输入1HZ时的始终信号时,即可实

文档评论(0)

zhanci3731 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档