digitallogic第9讲S.pptVIP

盛建伦 jlsheng@qtech.edu.cn 时序逻辑电路 4.2 触发器 Flip-flops 4.2.1 基本RS触发器 SR Flip-flop RS锁存器 SR latch RS锁存器 SR latch RS锁存器 SR latch 动作特点：在任何时刻，输入都能直接改变输出的状态。 4.2.2 同步RS触发器 电路结构与工作原理 同步RS锁存器 同步(门控)RS触发器 同步RS触发器 动作特点： 在CLK=1的全部时间里， S和R的 变化都将引起输出状态的变化。 D型锁存器 （同步D触发器） * * 2-17 计算时，可以考虑输出低电平，也可以忽略。 R≈600Ω 习题参考答案 2-13 A B 习题参考答案 数 字 逻 辑 Digital Logic 青岛理工大学 广义双语教学课程 课程网站 211.64.192.58 第4章 Sequential logic Circuits (1) In digital circuits, a flip-flop is a term referring to an electronic circuit that has two stable states and thereby is capable of serving as one bit of memory. 分类 1. 按触发方式（电平触发，脉冲触发，边沿触发）； 功能： 用于记忆1位二进制信号 1. 有两个能自行保持的稳定状态，可分别表示0和1； 2. 根据不同的输入信号可以置成0或1。 Flip-flops can be either simple (transparent) or clocked. 2. 按逻辑功能（RS, JK, D, T）。 Simple flip-flops can be built around a pair of cross-coupled inverting elements: vacuum tubes, bipolar transistors, field effect transistors, inverters, and inverting logic gates have all been used in practical circuits—perhaps augmented by some gating mechanism (an enable/disable input). The fundamental latch is the simple SR flip-flop, where S and R stand for set and reset, respectively. It can be constructed from a pair of cross-coupled NAND or NOR logic gates. 电路结构 Set：置位，置1 Reset：复位，置0 盛建伦 jlsheng@qtech.edu.cn * 1 1 0 0 0* 1 1 1 0* 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 保持 现态 次态 SD=1，RD=0置1 RD=1，SD=0置0 SD=RD=0保持 SD=RD=1锁存器为非法状态， 盛建伦 jlsheng@qtech.edu.cn 1 1 0 0 0* 1 1 1 0* 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 保持 现态 次态 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 不定 S、R同 时为1 S、R同时 从1变0 进入不定状态 盛建伦 jlsheng@qtech.edu.cn * 用与非门构成的RS锁存器 S R 1 1 1 1 1* 1 0 0 1* 0 0 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 1 0 0 0 1 1 保持 特性表 不定 盛建伦 jlsheng@qtech.edu.cn 例： RS锁存器 SR latch 盛建伦 jlsheng@qtech.edu.cn 电平触发的触发器 1 0 1 1 保持 盛建伦 jlsheng@qtech.edu.cn 0 0 X X 0 1 1 X X 0 1 1 0 0 1 1 0 0 1 1 0 1 1* 1 1 1 1* 0 1 1 0 1 1 1 0