eda作业参考.docVIP

HDL HDL Hardware Description Language ，是硬件描述语言。顾名思义，硬件描述语言就是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。 简介 　　HDL文本输入 硬件描述语言是用文本的形式描述硬件电路的功能，信号连接关系以及时序关系。它虽然没有图形输入那么直观，但功能更强，可以进行大规模，多个芯片的数字系统的设计。常用的HDL有ABEL，VHDL和Verilog HDL等。 种类 　　主流的HDL分为VHDL和Verilog HDL。VHDL诞生于1982年。在1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE- 1076（简称87版 之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。 Verilog HDL是由GDA Gateway Design Automation 公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功，从而使得Verilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准，即IEEE Standard 1364-1995。 由于GDA公司本就偏重于硬件，所以不可避免地Verilog HDL就偏重于硬件一些，故Verilog HDL的底层统合做得非常好。而VHDL的逻辑综合就较之Verilog HDL要出色一些。所以，Verilog HDL着重强调集成电路的综合，而VHDL强调于组合逻辑的综合。所以笔者建议，你作重于集成电路的设计，则只需Verilog HDL就可以了，若你要进行大规模系统设计，则你就必须学习VHDL。 目前在我国广泛应用的硬件描述语言主要有：ABEL语言、AHDL语言、Verilog语言、和VHDL语言，其中Verilog语言和VHDL语言最为流行。 HDL设计系统硬件电路时主要使DHL编写源程序。所谓硬件描述语言 HDL ，是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用ODL工具进行仿真，自动综合到门级电路，再用ASIC或FPGA实现其功能。 【书名】数字电路设计与Verilog HDL【编著】张亮【出版社】人民邮电出版社 本书概述了数字集成电路发展的历史与未来，指出了硬件描述语言 HDL 在设计数字电路中所起的作用，并系统概要地讲解了Verilog HDL的语法要点。 HDL 是硬件描述语言（Hardware Description Language）的缩写。HDL 有多种，但 最流行和通用的只有Verilog HDL 和VHDL 两种。Verilog HDL 起源于1983 年的GDA （Gateway Design Automation），而VHDL 出现较晚，最初是由美国国防高级研究计划 局（DARPA）创立的。 Verilog HDL 是在应用最为广泛的C 语言基础上发展起来的一种硬件描述语言，它 是由GDA 公司的Phil Moorby 于1983 年创建的，最初只设计了一个仿真与验证工具， 之后又陆续开发了相关的故障模拟与时序分析工具。1985 年Moorby 推出了它的第三 个商用仿真器Verilog-XL，获得了巨大成功，从而使Verilog HDL 得到迅速的推广和应 用。1989 年CADENCE 公司收购了GDA 公司，使Verilog HDL 成为该公司的独家专 利。1990 年CADENCE 公司公开发表了Verilog HDL，并成立OVI（Open Verilog International）组织以促进Verilog HDL 语言的发展。1995 年Verilog HDL 成为IEEE 标 准，即IEEE Standard 1364-1995。 VHDL 是Very High Speed Integrated Circuit HDL 的缩写。VHDL 是在ADA 语言基础上发展起来的。尽管VHDL 得到美国国防部的支持，并于1987 年就成为IEEE 标准（IEEE Standard 1076-1987），但由于ADA 语言的使用者远远少于C 语言，它的普及程度也就远远落后于Veril