FPGA设计实验考试抽测题目.docVIP

FPGA设计实验抽测题目 1、试用verilog设计一个基本RS锁存器（用行为描述风格），并用test bench程序测试。 要求：用modelsim进行仿真，给出仿真波形图 RS锁存器特性表 输入 输出 功能说明 R S Qn Qn+1 0 0 0 0 保持 0 0 1 1 0 1 0 1 置1 0 1 1 1 1 0 0 0 置0 1 0 1 0 1 1 1 X 不允许 2、试用verilog设计一个基本RS锁存器（用结构描述风格），并用test bench程序测试。要求：用modelsim进行仿真，给出仿真波形图 输入 输出 功能说明 R S Qn Qn+1 0 0 0 0 保持 0 0 1 1 0 1 0 1 置1 0 1 1 1 1 0 0 0 置0 1 0 1 0 1 1 1 X 不允许 3、试用verilog设计一个带低电平清零的D锁存器（用行为描述风格），并用test bench程序测试。 要求：用modelsim进行仿真，给出仿真波形图 RST D Q 功能说明 0 X X 保持 1 0 0 置0 1 1 1 置1 4、试用verilog设计一个带低电平清零的D锁存器（用数据流描述风格），并用test bench程序测试。 要求：用modelsim进行仿真，给出仿真波形图 RST D Q 功能说明 0 X X 保持 1 0 0 置0 1 1 1 置1 5、试用verilog设计一个D触发器，其功能表如下表所示。 要求：用Quartus ii进行设计，并进行硬件测试，给出Quartus ii仿真波形图、RTL图 CLR SET CLK D Qn+1 NQn+1 功能说明 1 1 上升沿 0 0 1 同步置0 1 1 上升沿 1 1 0 同步置1 1 0 X X 1 0 异步置1 0 1 X X 0 1 异步置0 0 0 X X X X 不允许 6、试用verilog设计一个JK触发器，其功能表如下表所示。 要求：用Quartus ii设计，并进行硬件测试。给出Quartus ii仿真波形图、 RTL图 CLR SET CLK J K Qn+1 NQn+1 功能说明 0 0 下降沿 0 0 Qn NQn 保持 0 0 下降沿 0 1 0 1 同步置0 0 0 下降沿 1 0 1 0 异步置1 0 0 下降沿 1 1 NQn Qn 翻转 0 1 1 0 下降沿 下降沿 X X X X 1 0 0 1 同步置1 同步置0 1 1 X X X X X 不允许 7、试用verilog设计74HC161,其功能表如下表所示 要求：用Quartus ii设计，并进行硬件测试。给出Quartus ii仿真波形图，给出并解释RTL图 8、试用verilog设计一个四位二进制加法计数器的test bench程序 要求：用modelsim进行仿真，给出仿真波形图 9、试用verilog设计一个带置数功能的四位二进制加法计数器的test bench程序。 要求：用modelsim进行仿真，给出仿真波形图 10、试用verilog设计一个检测3个1的检测器，其状态图如下图所示。 要求：用Quartus ii设计，并进行硬件测试。给出Quartus ii仿真波形图，生成状态转移图或RTL图 11、试用verilog设计一个检测3个或3个以上的1的检测器的test bench。 要求：用modelsim进行仿真，给出仿真波形图 12、试用verilog设计74LS138译码器，其功能表如下表所示 要求：用Quartus ii设计，并进行硬件测试。给出Quartus ii仿真波形图，给出并解释RTL图 13、试用verilog设计74LS148编码器，其功能表如下表所示 要求：用Quartus ii设计，并进行硬件测试。给出Quartus ii仿真波形图，给出并解释RTL图 14、试用verilog设计74ls194移位寄存器，其功能表如下表所示。（注：Serial、Parallel的中文意思分别是串、并） 要求：用Quartus ii设计，并进行硬件测试。给出Quartus ii仿真波形图，给出并解释RTL图 15、试用verilog设计占空比为50%的5分频电路。 要求：用Quartus ii设计，并进行硬件测试。给出Quartus ii仿真波形图，给出并解释RTL图 16、试用verilog设计4选一数据选择器，并给出test bench程序。 要求：用modelsim进行仿真，给出仿真波形 17、试用verilog设计74HC85四位数据比较器，其功能表如下表所示。 要求：用