FPGA和DE2开发平台.pptxVIP

FPGA和DE2开发平台 蔡晓燕 1.1 逻辑器件概述 1.1.1 固定逻辑芯片 20世纪80年代中期以前，在电路设计中，一般采用的芯片是标准芯片，例如7400系列芯片。每个芯片中只含有少数几个功能相同的逻辑门，如7404芯片中含有六个单输入非门，7408芯片中含有四个双输入与门。7400系列包含许多不同的芯片，使用时需查阅芯片制造商提供的数据手册。在电路设计的过程中，需要选择多个不同功能芯片，将其按一定方式连接起来形成所需要的电路。 例：实现的逻辑功能 F=AB 1.1.2 简单PLD器件 PLD结构框图 PLD中的电路符号表示 PLD中常用的基本电路符号表示 简单PLD器件--简单PROM PROM 的结构图 F1=A B+A B F2=A B+A B 简单PLD器件--可编程逻辑阵列PLA PLA 的结构图 F1=A B+A B F2=A B+A B 简单PLD器件--简单PAL PAL 的结构图 F1=A B+A B F2=A B+A B 简单PLD器件-- GAL16V8 GAL6V8的电路结构图 1.1.3 CPLD器件 MAX 7000 系列CPLD内部结构图 MAX 7000系列CPLD的宏单元结构 1.1.4 FPGA器件 Cyclone II 系列FPGA 内LE的普通工作模式原理图 1.1.5 专用集成电路ASIC FPGA的可编程特性使其应用非常灵活，但正是因为其可编程，降低了芯片内部逻辑门的使用率，导致FPGA的功耗高、速度慢、资源冗余和价格昂贵。 专用集成电路芯片ASIC（Application-Specific Integrated Circuit）是一种为专门目的而设计的集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC分为全定制和半定制。 1.2 Cyclone II系列FPGA 1.2.1 Cyclone II系列芯片性能 Cyclone II EP2C20 的芯片内部框图 1.2.2 逻辑单元LE Cyclone II LE 1.2.3 逻辑阵列块LAB （1）16个LE； （2）LAB控制信号； （3）LE进位链； （4）寄存器链； （5）本地连接。 1.2.4 MultiTrack互联 Cyclone II芯片内部LE、M4K存储器块、片内乘法器和I /O引脚之间的连接都是采用DirectDrive 技术的MultiTrack互联完成的。MultiTrack互联用性能最佳的、不同长度的连续布线实现了各个设计模块内部和模块之间的通信，Quartus II编译器会自动地选择最优电路连线路径完成设计。 1.2.5 全局时钟网和锁相环PLL PLL为器件提供通用时钟，同时具备如下特性： （1）对时钟进行分频和倍频。 （2）时钟相移。 （3）可编程的占空比。 （4）三个内部时钟输入。 （5）一个专用的外部时钟输出。 （6）支持差分I/O的时钟输出。 （7）手动时钟切换。 （8）门控锁定信号。 （9）支持三种时钟反馈模式。 （10）含有控制信号。 1.2.6 片内存储器 M4K有如下特性： （1）4068位RAM。 （2）250MHz工作频率。 （3）真正双口存储器。 （4）简单双口存储器。 （5）单口存储器。 （6）字节使能。 （7）奇偶校验位（Parity bits）。 （8）移位寄存器。 （9）FIFO缓存。 （10）ROM。 （11）多种时钟模式。 （12）地址时钟使能。 1.2.7 片内乘法器 Cyclone II系列器件在芯片内部嵌入了乘法器，提高了FPGA的数字信号处理能力，可进行如有限脉冲响应（FIR）滤波器、快速傅里叶变换（FFT）和离散余弦变换（DCT）等运算。片内乘法器有两种使用形式： （1）一个18位的乘法器。 （2）两个独立的9位乘法器。 1.2.8 输入/输出模块 IOE支持如下特性： （1）差分和单端I/O标准。 （2）3.3V、64和32位、66和33MHz的PCI接口。 （3）支持JTAG（Joint Test Action Group）和BST（Boundary-Scan Test）协议。 （4）很强的输出驱动控制能力。 （5）配置时只需要很小的上拉电阻。 （6）三态缓冲。 （7）总线状态维持电路（Bus-hold circuitry）。 （8）应用模式时，上拉电阻可编程。 （9）输入/输出延时可编程。 （10）漏极开路输出。 （11）DQ和DQS I/O引脚。 （12）VREF引脚。 1.3 DE-70开发平台简介