高级vhdl设计精选.ppt

高级VHDL设计 可靠设计与高速设计 进度 1.绪论 。 2.设计流程 。 3.模块化硬件与进程模型 。 4.信号传输模型 。 5.核心语法与基础电路设计 。 6.状态机设计 。 8. 可编程逻辑器件。 7.可靠设计与高速设计 。 9.数字信号处理的fpga实现。 10.数字系统的RTL设计。 声明 本部分内容是数字电子系统的芯片级设计中要遇到的特殊问题，虽不是考试重点，但却是实际设计中的关键注意事项。 精选自一部分出版书籍、网络资料以及个人的一些设计经验，仅仅是众多设计原则和设计技巧中的沧海一粟，并且错误在所难免。 艺无止境，讲授本部分的目的仅仅是带领入门，修行仍靠自身。要熟练使用这些技巧，并且有进一步的提高，必须经过大量的项目实践去积累。 OUTLINE 正确设计 同步设计 异步设计 高速设计的其他手段 OUTLINE 正确设计 同步设计 异步设计 高速设计的其他手段 OUTLINE 正确设计 同步设计 异步设计 高速设计的其他手段 VHDL结构体描述风格 行为描述风格 可进行系统仿真，少数可用于综合。 RTL描述风格 寄存器传输级描述，也能为数据流描述风格。一般可被综合器综合。 结构描述风格 多用于顶层的模块连接。 行为描述风格 这种风格的描述往往以以下语句为主要特征： 使用延时语句，包括惯性延时和传输延时； 在多驱动的处理上采取判决函数； 使用Gener