第四章(VHDL基础).ppt

第四章 VHDL语法基础 一、什么是VHDL？ Very high speed integrated circuit Hardware Description Language ____超高速集成电路硬件描述语言 是IEEE、工业标准硬件描述语言 用语言的方式而非图形方式描述硬件电路 特别适合于设计的电路有： 复杂组合逻辑电路 状态机 等等…… 第四章 VHDL语法基础 二、VHDL的起源 起源于八十年代，由美国国防部开发 两个标准: 1987年的 IEEE 1076（VHDL87） 1993年进行了修正（VHDL93） 目前，绝大多数EDA工具都支持VHDL 第四章 VHDL语法基础 三、常用的硬件描述语言 VHDL 书写规则繁琐、高级描述语言、成为IEEE标准 功能强大、通用性强、适合目标器件设计 Verilog HDL 起源于集成电路、成为IEEE标准 语法自由、容易掌握、仿真工具少、功能不如VHDL强大、低级描述语言、适合集成电路设计 ABEL 起源于早期的可编程逻辑的设计 七、VHDL数据对象__变量 变量是一个局部变量，它只能在进程语句、函数语句和过程语句结构中使用，用作局部数据存储。变量常用在实现某种算法的赋值语句中。一般格式： VARIABLE 变量名：数据类型 约束条件[：= 初始值]； 例