NO.3集成门电路与触发器.pptVIP

教学要求 §3.1 集成逻辑电路的分类 “与非”门 3.输入RD=1, SD=1时 若原状态： 1 1 0 0 1 1 1 0 输出仍保持： a b a b 若原状态： 0 0 1 1 0 1 1 1 输出仍保持： 保持！ 4.输入RD=0, SD=0时 0 0 1 1 输出：全是1 注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。 a b 保持原状态 0 1 1 0 不定状态 1 1 0 1 1 0 0 0 Q RD SD 复位端 置位端 逻辑符号 （1）触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。 （2）在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。 5.基本RS触发器小结 （3）为了防止不定状态的发生，必须有： 1.同步RS触发器 Q Q RD SD a b RD SD c d R S CP “同步”的含义：由时钟CP决定R、S能否对输出端起控制作用。 直接清零端 直接置位端 输出端 输入端 二、同步触发器（电位触发器：只用来组成暂存器） 平时常为 1 平时常为 1 直接清零端 直接置位端 （1）直接清零端、置位端的处理： Q Q RD SD a b c d R S CP RD SD （2）CP=0时 0 1 1 触发器保持原态 （3）CP=1时 a b c d CP 1 1 1 a b c d CP 1 1 RS触发器 （4）RS触发器的功能表 简化的功能表 Qn+1 ---下一状态（CP过后） Qn ---原状态 RD SD R S C Q 逻辑符号 由它的功能表可见：在R、S不相等时，Q 服从于 S 。 R、S不相等时，信息传送路径的形象化表达： c d CP Q Q a b R S 1 Q Q R S C CP 该电路的信息传送规律在今后的学习过程中，将会多次使用。 例：画出RS触发器的输出波形 。假设Q的初始状态为 0。 CP R S Q Set 使输出全为1 CP撤去后 状态不定 Reset （5）同步R-S触发器的小结 (A)当CP=0时,无论R、S为何种取值组合，输出端均“保持原态”； (B)只有当CP=1时,将c门和d门打开，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。 Q Q RD SD a b c d R S CP RD SD 逻辑符号 这根绿颜色的线还表示一重含义：“高电平有效”，即“只有在时钟CP＝1时，它才表现出应有的逻辑功能；如果CP＝0，输出端Q则保持原状态”。 Q Q RD SD R S C 逻辑符号 这根黄颜色的线也表示一重含义：“低电平有效”，即“只有在时钟 CP＝0时，它才表现出应有的逻辑功能；如果CP＝1，输出端Q则保持原状态”。 Q Q RD SD R S C (C)逻辑符号 （D）同步触发器存在的问题——空翻 由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。 2.同步D触发器 D c d a b CP 输入端 基本RS 触发器 导引 门电路 如果使钟控R－S触发器的R和S端始终处于互补状态,则可消去次态不能确定的问题,这就形成了所谓的D触发器。 CP=0时，a、b门被堵，输出保持原态： 0 1 1 保持 D c d a b CP D c d a b CP D c d a b CP CP=1时，a、b门被打开，输出由D决定： 若D=0 1 0 1 1 0 0 1 若D=1 1 1 0 0 1 1 0 结论：Qn+1 = D 功能表 CP D Q 例：画出同步D触发器的输出波形。 逻辑符号 RD SD D C Q CP D Q n+1 0 f Q n 1 0 0 1 1 1 D触发器也称D锁存器，有集成组件的产品，如74LS77(4位锁存器)、74LS75(4位双稳态锁存器)，等等。 1 2 3 4 5 6 7 14 13 12 11 10 9 8 1D 2D 允许 3D 4D NC VCC 1Q 2Q 3Q 4Q NC GND 允许 74LS77 (4位锁存器) 三、边沿触发方式的触发器（边沿触发器） 为了免除CP=1期间输入控制电平不许改变的限