3.0补充3 - 时序电路.pptVIP

数字逻辑 逻辑代数 基本逻辑门 基本门电路：与门、或门、非门、与非门等 三态门 组合逻辑：只与当前输入有关 译码器、数据选择器、数据分配器 时序逻辑：与当前输入和历史输入有关 触发器（电位触发、边沿触发、主从触发） 寄存器 计数器 主要内容 3.1 触发器（Flip Flop） 电位触发器 边沿触发器 主从触发器 3.2 寄存器（Register） 寄存器 移位寄存器 3.3 计数器（Counter） 3.1 触发器 触发器 能够存储一位二值信号的基本单元电路 又称为双稳态触发器 基本特点： 具有两个能自行保持的稳定状态，表示逻辑0和1，或二进制数的0和1。 根据不同的输入信号可以置成1或0 学习要求 了解基本工作原理 重点掌握它们的逻辑功能 能够正确使用 3.1 触发器的分类 按触发方式分类 电位触发器、边沿触发器、主从触发器 按功能方式分类 RS触发器，JK触发器，D触发器，T触发器 (3)特定及应用 基本R-S触发器电路简单 作用 可以存储一位二进制数 构成各种性能更完善的触发器的基础 缺点 RS之间有约束关系（RS不能同时为0），限制了它的使用 3.1.2 电位触发器 R-S型电位触发器(同步触发器) 3.1.2 电位触发器 电位触发器优点 结构简单 缺点 当E=1时，输入数据的变化引起输出状态的变化，造成空翻现象。 作用 多个电位触发器组成暂存器 3.1.2 边沿触发器 边沿触发器 (1)触发器只有在时钟CP某一约定跳变(正跳变或负跳变)到来时，才接收输入数据 (2)在CP=0及CP=1期间，输入的数据变化不会引起触发器输出状态的变化 (3)时钟CP的非约定跳变不会引起触发器输出状态的变化 3.1.2 边沿触发器举例 D触发器：正边沿触发 D触发器的功能描述 3.1.3 主从触发器 由两级电位触发器(主触发器和从触发器)串联而成 工作原理 在时钟CP=1期间，主触发器接收数据，从触发器封锁，然后在负跳变到来时，主触发器封锁，从触发器接收主触发器输出的状态（注意：不是接收CP负跳变到来时的主触发器的输入数据）。 常用主-从触发器 主从R-S触发器 主从J-K触发器 主要内容 3.1 触发器（Flip Flop） 电位触发器 边沿触发器 主从触发器 3.2 寄存器（Register） 寄存器 移位寄存器 3.3 计数器（Counter） 3.3.2. 移位寄存器 功能：寄存、移位。 所谓移位，即寄存器中的代码在移位脉冲的作用下依次左移或右移。 用途： 实现数据的串行—并行转换； 数值的运算（乘法、除法运算） 分类： 单项移位寄存器 双向移位寄存器 单向移位寄存器举例 D端输入0 D端输入1 D端输入0 D端输入1 D端输入1 D端输入0 D端输入0 D端输入0 D端输入0 主要内容 3.1 触发器（Flip Flop） 电位触发器 边沿触发器 主从触发器 3.2 寄存器（Register） 寄存器 移位寄存器 3.3 计数器（Counter） 分类方法 举例：二进制同步递增计数器 ? 计数器在数字系统中应用十分广泛，是一种具有记忆功能的电路，用以累计输入脉冲的个数、实现计数操作功能，通常用触发器构成各种形式的计数器。 1．? 按进位方式分类 （1）同步计数器：有一个公共时钟脉冲，各个触发器的状态转换是在该公共输入计数脉冲作用下同时发生的，即各个触发器状态的翻转与输入脉冲同步。 （2）异步计数器：没有公共时钟脉冲，输入计数脉冲只作用于某些触发器的CP端，而其它触发器的翻转是靠低位的进位信号。因此，组成计数器的各个触发器的状态变化不是同时发生的。 2．按进位制分类 （1）二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。 （2）十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。 （3）任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。如三进制计数器、六进制计数器等。 3．按逻辑功能分类 （1）递增计数器：随着计数脉冲的输入，计数器的数是递增的，则为递增计数器。 （2）递减计数器：随着计数脉冲的输入，计数器的数是递减的，则为递减计数器。 （3）可逆计数器：随着计数脉冲的输入，计数器的数是可增可减的则为可逆计数器。 （2）由主从JK触发器构成的移位寄存器 每来一个CP ，右移一位 1、单向移位寄存器 组成：DIR、DIL；D0～D3；RD；CP；S1、S0；Q0～Q3 功能：可以左移、右移；并行送数；保持；（均由S1、S0控制） 清0（RD）。 2、双向移位寄存器 74LS194A 74LS194A VCC Q0 Q1 Q2 Q3 CP S1 S0 GND DSL DSR RD D0 D3 D2 D1 DSR：右移串行输