时钟与分频2.docVIP

FCLK, HCLK, and PCLK(S3C2410) ? /u/21948/showart_362619.html 文章说明：calmarrow（lqm）原创，参考thisway.diy的《S3C2410完全开发》 文章引自： ??? clock部分比较容易，现在按照datasheet的思路梳理一下。 一、对clock的基本认识 ??? 第七部分是“clock power management”，总结如下： ??? 1 s3c2410的clock power management模块包含三个部分：clock control、usb control、power control。现在的关注点是clock control。 ??? 2、s3c2410有两个pll（phase locked loop，锁相环，在高频中学过，可以实现倍频，s3c2410的高频就是由此电路产生的）。其中一个是MPLL，M即为main，用来产生三种时钟信号：Fclk（给CPU核供给时钟信号，我们所说的s3c2410的cpu主频为200MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期）、Hclk（为AHB bus peripherals供给时钟信号，AHB为advanced high-performance bus）、Pclk（为APB bus peripherals供给时钟信号，