第3章 逻辑门与组合逻辑-1.pptVIP

3.1.3 门电路的主要外特性参数 3.2 组合逻辑电路分析 3.2.2 半加器与全加器 2.2.3 编码器与译码器 2. 8421码至格雷码编码器 3. 键盘编码器 2.2.4 总线收发器 * 3.1 逻辑门 3.2 组合逻辑电路分析 3.3 组合逻辑电路设计 3.4 组合逻辑电路的险象 *3.5 组合逻辑电路的计算机设计与仿真 第3章 逻辑门与组合逻辑 3.1 逻辑门 TTL （Transistor-Transistor-Logic）门 ： 用晶体管制作。 特点：速度快、负载能力强， 功耗较大、集成度低。 MOS（Metal-Oxide- Semiconductor）门 ： 用“金属－氧化物－半导体”绝缘栅场效管制作。 特点：集成度高、功耗低， 速度较慢、负载能力较弱。 实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门。按制作材料分为： 目前，MOS门电路的性能得到极大的提高，大规模、超大规模集成电路一般采用MOS工艺制造。 TTL门 CMOS门 超大规模MOS 集成电路 3.1.1 简单逻辑门电路 简单逻辑门电路指或门、与门及非门电路，也称基本逻辑门。 逻辑门由两种MOS管构成：NMOS管、PMOS管 NMOS管： NMOS管的符号 G 栅极 D 漏极 S 源极 BN 衬底 栅极加高电平，漏极与源极间导通，D-S相当于接通的开关 栅极加低电平，漏极与源极间截止，D-S相当于断开的开关 PMOS管： PMOS管的符号 G 栅极 S 源极 D 漏极 BN 衬底 栅极加低电平，源极与漏极间导通，D-S相当于接通的开关 栅极加高电平，源极与漏极间截止，D-S相当于断开的开关 1. 非门电路 用NMOS管和PMOS管互补组成的CMOS非门电路。 A为输入端，F为输出端。 输入为高电平时的等效电路。 T6截止，T5导通。结果输出端经T5接“地”，F为低电平。 输入为低电平时的等效电路。 T5截止，T6导通。结果电源经T6传到输出端，F为高电平 。 0 1 F 1 0 A 非门的真值表 非门的逻辑表达式 非门的逻辑符号 2. 或门电路 CMOS或门电路 A=1、B =0时的等效电路 非门 串联 并联 或门的真值表 或门的逻辑表达式 或门的逻辑符号 1 1 1 0 F 1 1 1 0 0 1 0 0 A B 3. 与门电路 非门 串联 并联 与门的逻辑符号 1 0 0 0 F 1 1 1 0 0 1 0 0 A B 与门的真值表 与门的逻辑表达式 F = A B 3.1.2 复合逻辑门电路 将常用的复合运算制成集成门电路，称为复合逻辑门电路。 1. 与非门电路 与非门的逻辑符号 与非门的 逻辑表达式 0 1 1 1 F 1 1 1 0 0 1 0 0 A B 与非门的真值表 或非门的逻辑符号 或非门的 逻辑表达式 0 0 0 1 F 1 1 1 0 0 1 0 0 A B 或非门的真值表 2. 或非门电路 与或非门的逻辑符号 与或非门的逻辑表达式 3. 与或非门电路 4. 异或门、同或门 同或门逻辑门符号 异或门逻辑表达式 异或门逻辑门符号 同或门逻辑表达式 “同或”实际上是“异或”之非，因此，“同或”逻辑也叫“异或非”逻辑，其逻辑功能可用“异或”门和“非”门来实现，故“同或”门电路很少用到。 5．三态门 三态门有三种输出状态：低阻抗的0、1状态、高阻抗状态。 三态门电路 三态门逻辑符号 三态门真值表 1 0 1 0 0 0 1 1 G1 G2 高阻态 高阻态 1 0 F 1 1 1 0 0 1 0 0 E A 当E = 0时， F = A。表示数据可以从输入端传向输出端。 当 E =1时，无论A为何值，上管和下管均为截止，输出端呈高阻态。输入端与输出端被隔离。 三态门通常用于多路数据的切换。 开