原理试卷答案2.docVIP

1.（1）一地址指令格式为 OP M A OP 操作码字段，共7 位，可反映120 种操作； M 寻址方式特征字段，共3 位，可反映5 种寻址方式； A 形式地址字段，共16 – 7 – 3 = 6 位 （1 分） （2）直接寻址的最大范围为26 = 64 （1 分） （3）由于存储字长为16 位，故一次间址的寻址范围为216 = 65536 （1 分） （4）相对寻址的位移量为 – 32 ~ + 31 2.答：控制器常采用同步控制、异步控制和联合控制。（1 分） 同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到 I/O 操作，则采用异步控制。 3.答：补码 0.0000000 移码 1.0000000 4.答：存储器：采用多体交叉存储器 运算器：采用快速进位链 控制器：采用指令流水 I/O 系统：采用DMA 方式 5.答：同步通信：通信双方由统一时标控制数据传送 异步通信：采用应答方式通信。半同步通信：统一时钟，可插入等待信号 分离式通信：都是主设备，充分发挥总线的有效占用。 6．答：一次程序中断大致可分为五个阶段。 中断请求 中断判优 中断响应 中断服务 中断返回 7. 答： 总线在完成一次传输周期时，可分为四个阶段： 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者； 寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块； 传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块； 结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。 8. 答：针对存储器，采用高速芯片 针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用多体并行结构提高整机的速度； 针对控制器，可以通过指令流水设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整机的速度； 针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链； 针对I/O 系统，可以运用DMA 技术不中断现行程序，提高CPU 的效率。 9. 答：取指周期是为了取指令 间址周期是为了取有效地址 执行周期是为了取操作数 中断周期是为了保存程序断点 10. 答：指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。 11. 答：程序查询方式是用户在程序中安排一段输入输出程序，它由I/O 指令、测试指令和转移指令等组成。CPU 一旦启动I/O 后，就进入这段程序，时刻查询I/O 准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU 停止自身的操作。 程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即CPU 启动I/O 后，继续自身的工作，不必查询I/O 的状态。而I/O 被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU 提出中断请求，此时若满足条件，CPU 暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。 12.答：一台机器时钟信号的频率即为主频，主频的倒数称作时钟周期，机器周期内包含若干个时钟周期。 １４题　　ＣＰＵ先取指令，进入指令周期，在取指令时期，cpu通过指令流取指令，在执行指令时期，cpu通过数据流取数据，就是根据时机的不同判断是指令还是数据 15. 总线是连接多个部件的信息传输线，是各部件共享的传输介质； 在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同信息； 通过三态驱动缓冲程序电路与总线连接。 16题74页、存取时间是指启动一次存储器操作（读或写）到完成该操作所需全部时间 存取周期是指存储器进行连续两次独立的存储器操作（如两次读操作）所需最小间隔时间 17. 动态R