EDA_抢答器_课设报告.docVIP

江西理工大学应用科学学院 SOPC/EDA综合课程设计报告 综合测试 总评 格式 （10） 内容 (40) 图表 （10） 答辩 （20） 平时 （20） 目 录 目 录 1 一、方案设计与论证 4 二、单元电路设计 5 （一）抢答鉴别模块 5 （二）计时模块 7 （三）数据选择模块 9 （四）报警模块 11 （五）译码模块 13 （六）分频模块 14 （七）顶层文件 16 （八）主电路连线图 19 （九）将程序下载到芯片FLEX—EPF10LC84-4上，引脚图如下 19 三、器件编程与下载 20 四、性能测试与分析 20 五、实验设备 20 六、心得体会 21 七、参考文献 21 一、方案设计与论证 将该任务分成七个模块进行设计，分别为：抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块，最后是撰写顶层文件。 抢答器鉴别模块： 在这个模块中主要实现抢答过程中的抢答功能，并能对超前抢答进行警告，还能记录无论是正常抢答还是朝前抢答者的台号，并且能实现当有一路抢答按键按下时，该路抢答信号将其余个绿抢答封锁的功能。其中有四个抢答信号s0、s1、s2、s3；抢答使能信号s；抢答状态显示信号states；抢答与警报时钟信号clk2；系统复位信号rst；警报信号tmp。 抢答器计时模块： 在这个模块中主要实现抢答过程中的计时功能，在有抢答开始后进行30秒的倒计时，并且在30秒倒计时后无人抢答显示超时并报警。其中有抢答时钟信号clk2；系统复位信号rst；抢答使能信号s；抢答状态显示信号states；无人抢答警报信号warn；计时中止信号stop；计时十位和个位信号tb，ta。 数据选择模块： 在这个模块中主要实现抢答过程中的数据输入功能，输入信号a[3..0]、b[3..0]、c[3..0]；计数输出信号s；数据输出信号y；计数脉冲clk2，实现a、b、c按脉冲轮流选通，在数码管上显示。 报警模块： 在这个模块中主要实现抢答过程中的报警功能，当主持人按下控制键，有限时间内 人抢答或是计数到时蜂鸣器开始报警，有效电平输入信号i；状态输出信号q；计数脉冲clk2。 译码模块： 在这个模块中主要实现抢答过程中将BCD码转换成7段的功能。 分频模块： 在这个模块中主要实现抢答过程中实现输出双脉冲的功能。 顶层文件： 在这个模块中是对前七个模块的综合编写的顶层文件。 二、单元电路设计 （一）抢答鉴别模块 1、VHDL源程序 library ieee;--抢答鉴别模块 use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity qdjb is port(rst,clk2:in std_logic; s0,s1,s2,s3:in std_logic; states:buffer std_logic_vector(3 downto 0); tmp:out std_logic); end qdjb; architecture one of qdjb is signal st:std_logic_vector(3 downto 0); begin p1:process(s0,rst,s1,s2,s3,clk2) begin if rst=0 then tmp=0;st=0000; elsif clk2event and clk2=1 then if (s0=1 or st(0)=1)and not( st(1)=1 or st(2)=1 or st(3)=1 ) then st(0)=1; end if ; if (s1=1 or st(1)=1)and not( st(0)=1 or st(2)=1 or st(3)=1 ) then st(1)=1; end if ; if (s2=1 or st(2)=1)and not( st(0)=1 or st(1)=1 or st(3)=1 ) then st(2)=1; end if ; if (s3=1 or st(3)=1)and not( st(0)=1 or st(1)=1 or st(2)=1 ) then st(3)=1; end if ; tmp=s0 or s1 or s2 or s3; end if ; end process p1; p2:process(states(0),states(1),states(2),states(3)) begin