小时数字钟电路设计课稿.docVIP

沈阳航空航天大学 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：12小时数字钟电路设计与实现 院（系）：计算机学院 专 业：计算机科学与技术 班 级学 号：2013040101164 姓 名： 指导教师：胡光元 完成日期：2016 年 1月 13 日  目 录 第1章 总体设计方案 2 1.1 设计原理 2 1.2 设计思路 2 1.3 设计环境 2 第2章 详细设计方案 2 2.1 算法与程序的设计与实现 3 2.2 流程图的设计与实现 4 第3章 程序调试与结果测试 7 3.1 程序调试 7 列举出调试过程中存在的问题 7 3.2 程序测试及结果分析 7 参考文献 9 附 录（源代码） 10 第1章 总体设计方案 设计原理 通过Verilog语言，编写12小时数字钟电路设计与实现的Verilog程序，一般的做法是底层文件用verilog写代码表示，顶层用写的代码生成的原理图文件链接组成，最后在加上输入输出端口正常模式增加上，下午显示。 手动校准。按动方式键，将电路置于校时状态，则计时电路可用手动方式校准，每按一下校时键，时计数器加1 设计环境 （1）硬件环境 ?伟福COP2000型计算机组成原理实验仪 COP2000计算机组成原理实