2.3 加法器.ppt

2.3 加法器 两个1 位二进制数相加的过程 1. 半加器（Half Adder） 2. 全加器（Full Adder） 全加器逻辑图与实现电路 两个半加器构成一个全加器 两个4 位二进制数相加的过程 2.3.3 集成多位加法器芯片 2. 超前进位加法原理 74LS283逻辑图 本位和信号的产生 进位信号的产生 2. 超前进位集成4位加法器74LS283 3. 超前进位加法器74LS283的应用 * 2.3.1-2 半加器和全加器的运算逻辑 半加器 全加器 2.3.3 集成多位加法器芯片 串行进位加法运算 超前进位集成4位加法器74LS283 全加器的应用 分为不考虑低位来的进位和考虑低位进位两种情况 半加器 全加器 不考虑低位进位，将两个1位二进制数A、B相加的逻辑运算 半加器的真值表 逻辑表达式 逻辑图 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 C = AB 2.3.1-2 半加器和全加器 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 0 Ci Si Ci-1 Bi Ai 全加器真值表 全加器进行加数、被加数和低位来的进位信号的相加 逻辑图 实现电路 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 两个二进制数相加时，也分为不考虑低位来的进位和考虑低位进位两种情况。同时必须考虑各个位的进位 1.串行进位加法器----采用四个1位全加器组成 在电路上如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 低位的进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行 串行进位加法器运算速度不高。 进位输入是由专门的“进位逻辑门”来提供 超前进位加法器使每位的进位直接由加数和被加数产生，而无需等待低位的进位信号 该门综合所有低位的加数、被加数及最低位进位输入 定义两个中间变量Gi和Pi ： Si= Ki ⊕ Ci-1 Ci= Gi＋Pi Ci-1 Gi= AiBi Pi= Ai＋Bi ……产生变量 ……传输变量 注意进位信号的产生 ……中间变量 Ki= GiPi = Ai ⊕Bi Si= Ki ⊕Ci-1 Ci= Gi＋Pi Ci-1 S0= K0 ⊕C-1 = A0 ⊕ B0 ⊕ C-1 S1= K1 ⊕C0 = A1 ⊕ B1 ⊕ C0 S2= K2⊕C1 = A2 ⊕ B2 ⊕ C1 S3= K3⊕C2 = A3 ⊕ B3 ⊕ C2 Si= Ki ⊕Ci-1 Ci= Gi＋Pi Ci-1 C0= G0+P0 C-1 C1= G1+P1 C0= G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1= G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2= G3+P3 G2+ P3 P2 G1+ P3P2 P1G0 + P3P2 P1 P0C-1 74LS283逻辑框图 74LS283引脚图 例1 用两片74LS283构成一个8位二进制数加法器 在片内是超前进位，而片与片之间是串行进位。 *