基于FPGA的数跑表的设计学士学位论文.docxVIP

基于FPGA的数字跑表的设计 陈宝锋 2011059010017 摘要：以硬件描述语言（ HYPERLINK /view/27876.htm \t _blank Verilog或 HYPERLINK /view/1201.htm \t _blank VHDL）所完成的 HYPERLINK /view/134362.htm \t _blank 电路设计，可以经过简单的综合与布局，快速的 HYPERLINK /view/391526.htm \t _blank 烧录至 FPGA 上进行测试，是现代 IC HYPERLINK /view/1088460.htm \t _blank 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门 HYPERLINK /view/134362.htm \t _blank 电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如 HYPERLINK /view/71792.htm \t _blank 触发器（Flip－flop）或者其他更加完整的记忆块。 第1章 引言 本设计是基于FPGA利用VHDL语言实现硬件电路的描述实现一个智力抢答器的设计，完成6位选手在规定的时间内（10秒）按键抢答；抢中编号锁定显示，其他无效；主持按键控制清零和开始选手