第三章函数过程081110.pptVIP

【例6-22】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY PULSE IS PORT ( CLK : IN STD_LOGIC; D : IN STD_LOGIC_VECTOR(7 DOWNTO 0); FOUT : OUT STD_LOGIC ); END; ARCHITECTURE one OF PULSE IS SIGNAL FULL : STD_LOGIC; BEGIN P_REG: PROCESS(CLK) VARIABLE CNT8 : STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF CLKEVENT AND CLK = 1 THEN 第144页 IF CNT8 =THEN CNT8 := D; --当CNT8计数计满时，输入数据D被同步预置给计数器CNT8 FULL = 1; --同时使溢出标志信号FULL输出为高电平 ELSE CNT8 := CNT8 + 1; --否则继续作加1计数 FULL = 0; --且输出溢出标志信号FULL为低电平 END IF; END IF; END PROCESS P_REG ;P_DIV: PROCESS(FULL) VARIABLE CNT2 : STD_LOGIC; BEGIN IF FULLEVENT AND FULL = 1 THEN CNT2 := NOT CNT2; --如果溢出标志信号FULL为高电平，D触发器输出取反 IF CNT2 = 1 THEN FOUT = 1; ELSE FOUT = 0; END IF; END IF; END PROCESS P_DIV ; END; END ; 第144页 实 验 （4）实验内容2：输入不同的CLK频率和预置值D，给出如例6-22的时序波形。 （5）实验内容3：在实验系统上硬件验证例4-7的功能。如果目标器件是EPF10K10，建议选实验电路模式1，键2/键1（PIO7-PIO0）负责输入8位预置数D；CLK由clock0输入，频率可选65536Hz或更高（确保分频后落在音频范围）；输出FOUT接扬声器（SPKER：PIN3）。编译下载后进行硬件测试：改变键2/键1的输入值，可听到不同音调的声音。 （6）实验附加内容：将例4-7扩展成16位分频器，并提出此项设计的数项实用示例，如PWM的设计等。 （7）思考题：怎样利用2个例4-7给出的模块设计一个电路，使其输出方波的正负脉宽的宽度分别由两个8位输入数据控制？ （8）实验报告：根据以上的要求，将实验项目分析设计，仿真和测试写入实验报告。 实验4-7 数控分频器的设计 实 验 （1）实验目的：学习利用数控分频器设计硬件电子琴实验。 （2）实验原理：主系统由5个模块组成，例8-32是顶层设计文件，其内部有三个功能模块（如图8-14所示）：TONETABA.VHD(例8-34),NOTETABS.VHD(例8-35）和SPEAKER.VHD（例8-33）。 实验8-1 乐曲硬件演奏电路设计 图8-14 乐曲硬件演奏电路结构 与利用微处理器来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复杂得多，如果不借助于功能强大的EDA工具和硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。本实验设计项目作为“梁祝”乐曲演奏电路的实现。 我们知道，组成乐曲的每一个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的两个基本要素，问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现所希望乐曲的演奏效果。图8-6中，模块U1类似于弹琴人的手指；U2类似于琴键；U3类似于琴弦或音调发生器。 实 验 实验8-1 乐曲硬件演奏电路设计 模块TONE是音阶发生器，当8位发声控制输入INDEX中某一位为高电平时，则对应某一音阶的数值将从端口TONE输出，