计算机组织与结构复习参考题.docVIP

计算机组织与结构复习参考题1 选择题 中央处理器（CPU）是指___。 A．运算器 B．控制器 C．运算器和控制器 D．运算器、控制器和主存储器 假定对字符码ll00101做偶校验，没有数据错误，来用做偶校验的字符码是___。 A．ll001011 B．1ll00101 C．0ll00101 D．ll00l0l0 补码运算的特点是符号位___。 A．与数值位分别进行运算 B．与数值位一起参与运算 C．要舍去 D．表示溢出 EPROM是指______。 A.只读存储器 B.读写存储器 C.闪速存储器 D.光擦除可编程只读存储器 常用的虚拟存储系统由______两级存储器组成，其中辅存是大容量的磁表面存储器。 A.cache—主存 B.主存—辅存 C.cache—辅存 D.通用寄存器—主存 关于浮点数加、减法，以下论述正确的是___。 A．对阶时较小的数进行左移 B．对阶时较小的数进行右移 C．对阶时大阶向小阶对齐左移 D．对阶时小阶向大阶对齐右移 假设寄存器R中的数值为200，主存地址为200和300的地址单元中存的内容分别是300和400，则什么方式下访问到的操作数为200A. 直接寻址200????????????B. 寄存器间接寻址(R)C. 存储器间接寻址(200)????D. 寄存器寻址R______ A. 0～～～～A.用程序计数器PC来产生后继微指令地址 B.用微程序计数器μPC来产生后继微指令地址 C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址 D.通过指令中指定一个专门字段来控制产生后继微指令地址 在流水机器中，相关是指。转移指令引起的相关先写后读先读后写阵列并行处理机主要实现的是。A．级并行B．级并行C．级并行D．指令内操作步骤并行______通道。 A．高速 B．专有 C．特殊 D．公共 二、判断题（正确的在题后括号内划“√”，错误的划“Χ”。 ） 在机器数中，零的原码表示形式是唯一的（ ）。 Cache存储器是为解决主存速度满足不了要求发展出来的。。微程序存放存储器。流水线方式（ ） 0．28 0．20 0．17 0．10 0．08 0．06 0．05 0．03 0．02 0．01 用霍夫曼编码设计这10条指令的操作码； 若操作码采用固定长度编码，需要多少位？其后继产品需要增加10条指令，并与原来指令保持兼容，操作码应该扩展到多少位？后10条指令应怎样编码？ 六、设一个具有26位地址和16位字长的主存储器，用M×8位的存储芯片构成。地址线A，数据线D读写控制，CE为片选控制端。需要多少个 M×8位存储器芯片 需要多少位地址？画出用 M×8位存储器芯片构成主存储器的逻辑示意图。用存储器芯片构成主存储器的逻辑示意图R1 ，mem (其中mem为内存地址)，1.请写出该指令操作在各个机器周期所需的控制信号。2.写出微指令的格式，说明每段代表的含义。 单总线结构计算机的数据通路示意图 八、在一个无序执行按序写回的超标量指令流水线中，如下图所示。将指令的执行过程分为取指、译码、执行、写回四个阶段。取指、译码、写回只需1个机器周期完成。加法器完成执行需要2个机器周期，乘法器完成执行需要3个机器周期，给定地址mem1和mem2的访存操作需要1个机器周期。具有相关专用通路。现有如下6条指令序列： LOAD R1，mem1 ；I1 M（mem1）存储单元的内容送入R1 ADD R2，R2，R1 ；I2 ADD R3，R3，R4 ；I3 MULT R4，R4，R5 ；I4 LOAD R6，mem2 ；I5 MULT R6，R6，R7 ；I6 1.指出指令序列中的写后读RAW，读后写WAR，写后写WAW数据相关性； 2.画出无序执行按序写回的超标量指令流水线时空图。 超标量指令流水线模型结构