MC9S12.docVIP

2.1简介2.1.1概述S12XE系列端口集成模块建立了与外设模块之间的接口包括非复用的外部总线接口模块（S12X_EBII?/?O引脚。它控制了引脚的电气特性以及信号优先级和引脚复用。这份文件包括：?A?和B?作为地址S12X_EBI（总线）?C?和D?作为S12X_EBII?/?O（总线）?E?作为S12X_EBIIRQ，XIRQ中断输入?端口K?作为S12X_EBI（总线）和控制信号?端口T?与1个?ECT关联?S? 2个SCI和1个SPI模块关联?M?与4MSCAN和1个?SCI?端口P 一个PWM?模块和2SPI模块?-?输入可以用作外部中断源?端口H?? 4个SCI-输入可作为外部中断源?端口J?1个MSCAN21个?SCI2个IIC个模块和芯片选择输出?-??用作外部中断源?AD0和AD1? 两个16ATD模块?端口R? 与1个标准定时器（TIM相连 ?L 4?SCI模块?端口F?IIC，SCI和片选输出大多数I?/?O选择上拉或下拉设备。注意本文档假定所有功能可用（208SOC的指南，请参阅在soc?guide引脚说明摘要。 2.1.2端口集成模块包括这些特殊寄存器：?数据和数据方向寄存器：端口AB，C，D，E，K，T，S，M，P，H，J，AD0，AD1，R，L；当F用作通用的I?/?O也有这两个寄存器。?（拉）控制寄存器：以每个引脚为单位来启用/是上拉还是下拉；端口TS，MP，?HJ，R，L和F都有该寄存器。?（拉）控制寄存器：以每个引脚为单位来启用/；端口AD0和AD1。?（拉）单控制寄存器：以每端口为单位来启用/器件，端口AB，C，D，E，K?和BKGD引脚?（驱动）控制寄存器：以每个引脚为单位来启用/小输出驱动能力；端口TS，M，P，H，J，AD0，AD1，R，L和F?（驱动）单控制寄存器：以每端口为单位来启用/小输出驱动能力；端口AB，C，D，E，和K?（路由）控制寄存器：启用/；端口SM和L?中断标志寄存器：对应端口PH和J的引脚中断?（中断）控制寄存器配置：用来配置IRQ引脚 ?自由运行的时钟输出一个标准的端口引脚最少具有下列特性：?/输出选择?5V驱动输出（可选fullreduced，驱动力reduced为full的1/6） ?5V ?输入可以选择上拉或下拉器件 专用引脚支持的可选功能：??线或连接??降低了输入阈值，以支持低电压应用 由运行的时钟输出 2.2本节列出并描述了信号，连接片外。表2-1SOC在不同的封装选择个别引脚的可用性指南。注意如果有一个以上的功能与引脚相关的，重点是表中的位置从顶部（最高优先级）上下表示（最低优先级）。 2.3.2下表总结了各种配置位，即数据方向（DDR输出（IORDR），拉让（PE）的，拉引脚功能选择（PS）和拉设备的活动。配置位的PS1。配置敏感中断边缘（上升或下降），如果中断使能。2。如果PE是积极的选择上拉或下拉设备。 2.3.3端口A数据寄存器（PORTA） ? 范围 描述 PA7~0 端口通用输入/端口A7到0地址对应ADDR[15:8]仿真模式复用的地址是ivd[15:8]当不使用拓展功能，这些引脚可以用作通用I?/?O如果这些引脚相关的数据方向位设置为1此寄存器返回端口寄存器的值，否则读取缓冲引脚输入的状态。 2.3.5A数据方向寄存器（DDRA） ? 范围 描述 DDRA 7~0 端口A寄存器。该寄存器控制引脚70的数据方向。外部总线功能强制所有相关引脚的I?/?O状态为输出。在这种情况下数据方向位不会改变。当运行一个引脚作为通用I?/?O1相关引脚配置为输出。0相关引脚配置为高阻抗输入。 2.3.13?S12X_EBI端口，BKGD引脚上拉控制寄存器（PUCR） ? ? 范围 描述 PUPKE 端口K上拉启用?-这个位控制了端口KK被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用10拉设备停用。 BKPUE 引脚BKGD上拉启用?-这个位控制了端口BKGDBKGD被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用10拉设备停用。 5 保留 PUPEE 端口E上拉启用?-这个位控制了端口EE被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用10拉设备停用。 PUPDE 端口D上拉启用?-这个位控制了端口DD被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用10拉设备停用。 PUPCE 端口C上拉启用?-这个位控制了端口CC被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后