阎石数字3.pptVIP

3、八选一数据选择器CT74151 八选一数据选择器有3个选择输入端，8个数据输入端。逻辑表达式为： 四 加法器 设二进制数A 1011,B 1110，求和。 1011…A 1110…B + 1110…Ci-1 来自低位的进位   11001…A+B 3、用加法器设计组合电路 基本原理： 生成函数可变换成输入变量与输入变量相加 例：将BCD的8421码转换为余3码 例2： 重点：组合逻辑电路的分析与设计、常用组合逻辑电路的 功能及使用。 单个输出函数电路（数据选择器） 例 用八选一数据选择器实现逻辑函数： 解：将上式变成最小项表达式为： 八选一数据选择器的表达式为： 令：A2 A、A1 B、A0 C；D0 D1 D3 D7 0，D2 D4 D5 D6 1 加法器是计算机中最基本的运算单元，因为在机器中，加、减、乘、除四则运算都是分解为加法运算来进行。 1、1位加法器 能对两个1位二进制数进行相加的逻辑电路称为半加器。 加数 本位的和 向高位的进位 （1）半加器 能对两个1位二进制数进行相加并考虑低位来的进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 （2）全加器 逻辑图（用异或门和与或非门实现） 全加器的逻辑图 全加器的逻辑符号 逻辑符号 构成：把n个1位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：电路简单，工作速度慢！ 进位信号是由低位向高位逐级传递的，速度不高。 2、多位加法器 （1） 串行进位加法器 2 . 超前进位加法器 加法器的进位不是由前一级全加器的进位输出来提供，而是由专门的进位门来提供。 优点：运算速度快，每一位的和及最后的进位基本 同时产生 缺点：电路复杂 进位生成项 进位传递条件 进位表达式 和表达式 74LS283 加法器的级连 集成二进制4位超前进位加法器 74LS283 74LS283逻辑符号 0 1 1 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 Y0 Y1 Y2 Y3 A B C D 输 出 输 入 五 数值比较器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 1、 比较器原理（1位数值比较器） 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。 常用的有：二进制译码器，二—十进制译码器，显示译码器等 1、二进制译码器 例：3线—8线译码器 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 输 出 输 入 真值表 逻辑表达式： 用电路进行实现 集成译码器实例：74LS138 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 X X X 1 X 1 1 1 1 1 1 1 X X X X 0 A0 A1 A2 S1 输 出 输 入 74LS138电路 低电平输出 附加 控制端 逻辑框图 2、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：74LS42 3 显示译码器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 b c f g 1，a d e 0时 c d e f g 1，a b 0时 共阴极 2、显示译码器 真值表仅适用于共阴极LED 真值表 逻辑表达式 逻辑图 2、集成显示译码器74LS48 引脚排列图 功能表 4