实验三DE2上的纯硬件录放音实验.docVIP

实验三 在DE2平台上的纯硬件录音播放实验 （DE2—2011.7.2） 一 、实验目的 1、 理解串行总线：I2C、I2S。 2、 学习使用SSRAM进行数据存取控制。 3、 学习使用WM8731实现声音的采集和播放 4、 学习FIFO 使用方法。 二 、实验要求 　通过开关控制，实现对WM8731采集到的音频数据进行存储（写入SSRAM）， 　　　和从SSRAM读出声音数据发送给WM8731进行播放。 三、实验原理 录音播放实验如图1所示。 　　　录音：WM8731采集MIC得到的数据通过串行方式传给FPGA，我们先先对这个数据进行串转并（sound_sample.v）；然后根据开关SW4控制是否录入和根据开关SW[3：0]控制录入的数据是WM8731采样的几分频，把需要录入的数据送给SSRAM 控制器进行录音（sound_top.v）；最后SSRAM 控制器（ssram_top.v）把数据写入SSRAM。　 　 播放：首先并转串模块（play_sound.v）实现在WM8731的每个播放输出周期发出一个读信号，用于请求上层控制（sound_top.v）输入声音数据，和把该周期收到的数据在下一周期进行并转串发送给 WM8731实现声音输出；根据SW5控制是否播放和根据开关SW[3：0]控制播放的速度；同时SW5控制是否要读SSRAM 数据充入FIFO，在SW5允许的情况下，当FIFO处于非将满状态时即向SSRAM 控制器发出读数据请求，然后把读到的数据送入FIFO（sound_top.v）。 四、实验步骤： （注：实验所需的文件全部放在Source Files 这个文件夹下面了） 1.新建一个工程： 将实验要用到的文件添加到工程中： 点击Finish完成工程的建立。 2.新建一个原理图文件，并将各个模块添加到原理图文件中；然后按照我们给的管教连接图，连接好： 注意：altpll11这个模块是定制成的下面介绍定制的步骤： 我们找到锁相环这个模块： 点击Finish完成锁相环的定制，这样我们就得到如下的模块： 管教连接好后编译工程，然后进行输入输出信号的管教分配： 管教分配完后再编译工程一遍，按下图新建一个SignalTap II Logic Analyzer File 文件： 按照上图配置需要观测信号波形参数，然后按照以前的实验步骤操作。 四、实验演示说明 1、打开DE2_i2sound 工程 2、打开stp1.stp—这是已经建好的嵌入式逻辑分析仪文件，，用于观察信号的波形。 3、点击下载编译好的文件DE2_i2sound_cl.sof。 4、拨上SW17 开始录音。SW7~SW4 为SW[7：4] 控制录音分频，是1~16倍分频。 5、SW7~SW4和SW3~SW0实现播放的倍分频。SW7~SW4同录音是1~16倍分频或倍频；SW3~SW0是微调SW[3：0]可为0~9，与SW7~SW4相比就相似0.1~0.9的加快或放慢。当SW7~SW4与录音时相同，则SW8为高（拨上）时SW3~SW0实现的是微快，SW8为低时SW3~SW0实现的是微慢。  五、使用SignalTapII观察分析录放音实验 各观察波形信号说明： sound_top:inst2|key_in1 为录音控制，当key_in1=1时录音。 (key_in1 即由DE2平台上的PushButton1控制) sound_top:inst2|key_in2 为播放控制，当key_in2由0变1时，播放一次 (key_in2 即由DE2平台上的PushButton2控制) sound_top:inst2|key_div 录放音的分频控制；见实验步骤(6) sound_top:inst2|rdreq 读FIFO请求信号，该信号频率决定(等于)播放频率 sound_top:inst2|write_req 写SSRAM请求信号，该信号频率决定(等于)录音频率 iAUD_ADCDAT 音频数据的串行输入（WM8731输入FPGA的数据信号） oAUD_DACDAT 音频数据的串行输出 （输出到WM8731的数据信号） sound_top:inst2|wr_req 每接收到一对（左右声道）采样数据后，产生的写请求信号 图1：音频数据输入、尚未存储时的情形。 iAUD_ADCDAT每两个连续的声音采样中就有一个左声道和一个右声道数据，iAUD_ADCDAT每两个声音采样的输入（左右