半加全加器题材.pptVIP

2.6 定点运算器的组成和结构 加法单元 目前一位加法单元通常采用全加器。全加器有三个输入量：A操作数的第i位Ai，B操作数的第i位Bi,以及低位送进来的进位Ci。它产生两个输出量：全加和∑，以及向高位的进位Ci+1。这种考虑了全部三个输入的加法单元，称为全加器。如果只考虑两个输入的相加，就称为半加。 一 加法单元----半加器的组成 二 加法单元 加法单元 加法单元 三 加法单元----全加器的组成 加法单元 加法单元 由上面的全加器的图去理解公式就容易多了 并行加法器与进位链结构 用n位全加器实现两个n位操作数各位同时相加，这种加法器称为并行加法器。并行加法器中全加器的位数与操作数的位数相同。 并行加法器中传递进位信号的逻辑线路称为进位链。这些进位链从根本上可以归结为串行进位与并行进位，或者是将整个加法器分组、分级，对组内、组间、级间分别采用串行的或并行的进位结构。 在这里，我们要借助数学工具，利用数学技巧分析一下进位公式，从中发现我们无法直接观察出来的特性。这是数学给我们带来的飞跃。 其实只是人为的设立了两个辅助公式。 并行加法器与进位链结构 Gi=AiBi Pi = Ai + Bi 分析这两个进位辅助函数，这两个函数的自变量是事先存在的被加数和加数的对应位，所以可以立刻算出来。 加法单元 加法单元 加法单元 并行加法器与进位链结构 并行加法器的串行进位 并行进位（先行进位、同时进位） 这两个表达式是同一个公式的不同变形，通过不同变形而采用两种不同的方法。公式变形是数学技巧，但可以给予人们一些质的变化。 ALU举例 1.SN74181外特性 2.SN74181内部结构 3.SN74181功能表 4.用SN74181构成多位的ALU * * 1.ALU 2.半加器 3.全加器 + _ A B Y A + Y Y=A?B Y= Y=A+B A B + Y _ _ A B Y A B Y A Y A Y A B Y A B Y A Y 1 A B Y A B Y ?1 或门 与门 非门 (a)常用符号 (b)美、日常用符号 (c)国标符号 异或门 (a)常用符号 (b)美、日常用符号 (c)国标符号 A B Y A B Y A B Y 与非门 A B Y A B Y A B Y ?1 或非门 异或非门 A B Y A B Y A B Y =1 A B Y A B Y A B Y =1 寄存器 ALU 控制器 算术逻辑运算部件ALU主要完成对二进制代码的定点算术运算和逻辑运算。算术运算主要包括定点加、减运算。逻辑运算主要有逻辑与、或、非和异或操作。在某些机器中ALU还要完成数值比较、变更数值符号、计算操作数的地址等操作。可见，ALU是一种功能较强的组合逻辑电路，有时被称为多功能函数发生器。 ALU的核心是加法器 算术逻辑运算部件ALU 这是有三个基本门组成的异或门 或门 与非门 与门 异或门的符号 被加数输入 加数输入 输出 异或门 半加器的组成 A异或B A与B 半加器的框图 加法电路 全加器的组成 全加器由两个半加器和一个或门组成 A异或B异或C C A异或B A与B A异或B与C 全加器的框图 全加和 低位送进来的进位 向高位的进位 进位产生函数，其逻辑含义是：若该位两个输入Ai、Bi均为1，必向高位产生进位，此函数与低位进位无关。 进位传递函数，逻辑含义是：当Pi=1，如果低位有进位，本位必产生进位，即低位传来的进位能越过本位而向更高位传递。 由8个全加器组成的8位加法器（串行进位） 由8个全加器组成的8位加法器 大家注意的是：加法器无存储功能 由8个加法器组成的16位加法器（组间串行） 每位ALU的图例 4位并行进位加法器 *