ch31组合逻辑精选.ppt

第3章 组合逻辑电路 §3.1 组合逻辑电路的分析和设计 3.1.1组合逻辑电路定义和特点 3.1.3 组合逻辑电路的设计方法 §3.2 组合逻辑电路的竞争与冒险 冒险现象的识别 3.2.1竞争、冒险及其产生原因 3.2.2 冒险的识别 3.2.3 冒险现象的消除 §3.4 常用组合逻辑电路 3.4.1 编码器 3.4.2 译 码 器 1. 二进制译码器 试用4选1数据选择器74LS153（1∕2）和最少量的与非门实现逻辑函数： 课堂练习 3.4.3 数据选择器 数值比较器就是对两个无符号二进制数A、B进行比较，以判别其大小的组合逻辑电路。 输入：被比较的数字；输出：两个数字比较的比较结果，即等于、大于、小于。 3.4.4 数值比较器 1.一位数值比较器 （1）根据题意列出真值表 1 0 0 1 0 1 0 0 0 0 1 0 0 0 0 1 1 0 1 1 Y A B Y A＜B Y A＞B A B （2）根据真值表写出各输出的逻辑函数表达式 A⊙B 3.4.4 数值比较器 EO I0 I1…I7 EI GS I0 I1…I7 EI EI 使能输入 逻辑图 1 EI GS EO I0 ≥1 ≥1 ≥1 Y0 Y2 Y1 1 1 1 1 1 1 1 1 1 1 I2 I3 I4 I1 I7 I6 I5 3.4.1 编码器 简化逻辑符号 逻辑符号 国标符号 3.4.1 编码器 ：输入，低电平有效。 ：编码输出端 ：输入使能端 ：输出使能端， ：扩展输出端， I0 I7 ~ Y2 Y0 ~ EI EI 0时，允许编码； EI＝1时，禁止编码 EO GS EO 0，表示无输入信号 GS 0，表示有输入信号 ★ ★ ★ ★ ★ 引脚功能说明 3.4.1 编码器 （1）单片使用，EI 端应接地。 应用 3.4.1 编码器 （2）级联使用 用两片74HC148构成16线—4线优先编码器。 高优先级 应用 低优先级 有效 1 1 1 1 0 0 0 0 1 1 1 1 1 3.4.1 编码器 编码器的VHDL语言描述 应用 library IEEE； use IEEE.std_logic_1164.all； use IEEE.std_logic_unsigned.all； entity ENCODE is port（I0，I1，I2，I3，I4，I5，I6，I7：in std_logic； Y:out std_logic-vector 2 downto 0））； end ENCODE； 3.4.1 编码器 应用 architecture one of ENCODE is begin process（I0，I1，I2，I3，I4，I5，I6，I7） begin if （I7 ‘0’） then Y “000”； elsif （I6 ‘0’） then Y “001”； elsif （I5 ‘0’） then Y “010”； elsif （I4 ‘0’） then Y “011”； elsif （I3 ‘0’） then Y “100”； elsif （I2 ‘0’） then Y “101”； elsif （I1 ‘0’） then Y “110”； else Y “111”； end if； end process； end； 3.4.1 编码器 某种编码 某种控制信息、符号等 译 码 译码器 把某种编码转化为对应的信息，这种组合逻辑电路称为译码器。 译码器常见的有二进制译码器和显示译码器两种 译码输入：n位二进制代码 译码输出：m位输出信号，m 2n 译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平。 3.4.2 译 码 器 1.真值表 2. 逻辑函数表达式 二进制译码器—74HC138 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 A0 A1 A2 思考：输入电路中为什么用了6只反相器？使能控制端的作用？ 二进制译码器—74HC138 3.逻辑电路图 二进制译码器—74HC138 逻辑符号 国标符号 简化逻辑符号 ★由74HC138译码器构成的地址译码器 二进制译码器—74HC138 应用 ★由74HC138译码器构成的数据分配器 0