集成中规模异步计数器.pptVIP

2、 集成中规模异步计数器 74LS290——十进制异步计数器 （书上204页图6—2—30） 组成： 它有两个时钟触发输入： CP0：CP0作用于触发器FF0，完成二分频 CP1：CP1作用于FF1，FF2，FF3构成的 五分频计数器。 还有置0输入R0A，R0B及置9输入R9A，R9B * 2. 异步十进制计数器——74xx290 （1）74xx290的功能 时钟输入端 直接置9端 直接清零端 输出端 * 异步计数器相关连接 时钟输入端 直接清零端 直接置9端 二进制计数器 五进制计数器 十进制计数器 * （1）74LS290的功能 二进制计数器 CPA? QA 五进制计数器CPB? QD QC QB 0 0 8421BCD码十进制计数器CPA? QD QC QB QA * 74xx290的功能表 计 数 0 × 0 × 计 数 × 0 0 × 计 数 0 × × 0 计 数 × 0 × 0 1 0 0 1 × 1 1 × × 0 0 0 0 × 0 × 1 1 0 0 0 0 × × 0 1 1 QD QC QB QA CP R9 2 R9 1 R0 2 R0 1 输 出 时钟 置位输入 复位输入 在计数或清零时，均要求R9 1 和R9 2 中至少一个必须为0 只有在R0 1 和R0 2 同时为1时，才能清零 * 例 1：采用CT74290 设计M 6计数器 方法一：利用R端 M 6 态序表 N QDQCQBQA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 0110 0 0 0 0 * 例 2：采用CT74290 设计M 7计数器 M 7 态序表 N QDQCQB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 1 0 0 1 方法二：利用S 端 1 0 0 1 0 1 1 0 * 例 3：用CT74290 设计M 10计数器 M 10 态序表 N QAQDQC QB 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 要求：采用5421码计数 * 6.3 时序逻辑电路的设计 设计—又叫综合，是时序逻辑电路分析的反过程。是根据给定的逻辑命题所提出的功能要求，通过设计得到一个满足预定要求的时序逻辑电路图，并力求电路最简。 时序电路设计过程： ① 认真分析逻辑命题，得出正确的状态转 换真值表或状态转移图。 ②求出电路的驱动方程和输出方程。 ③得到一张符合实际使用的工程逻辑图。 * 时序逻辑电路设计的几种方法： ①采用中小规模集成门电路和触发器设计 ②采用中大规模集成组件完成时序逻辑电路的 设计。 ③采用可编程逻辑器件（PLD）完成时序逻辑 电路的设计。 由于采用器件的不同，除设计方法和手段上有所不同外，其基本的设计方法和步骤应当说是基本相同的。 * 6.3.2采用小规模集成器件设计同步计数器。 例1 设计模6同步计数器。 解：模6计数器要求有6个记忆状态，且逢6进1。 假设令这6个状态为S0 000，S1 001， S2 011，S3 111，S4 110， S5 100。 ①列出状态转移表和原始状态转移图。 * n 态 n+1 态 Z（t） Q3 Q2 Q1 Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 1 状态转移表 S0 S1 S2 S3 S4 S5 原始状态转移图 * 0 × 1 0 0 1 1 0 \Q3nQ2n Q1n \ 00 01