chap5-触发器.pptVIP

一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率 作业 5.11，5.13，5.16 第四章课后练习（I）——选择题 1. 在组合逻辑电路中，由竞争产生的现象是一种瞬间的错误现象 （ ） 2. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同 时有效。（ ） 3. 编码与译码是互逆的过程。（ ） 课后练习（II）——判断正误（正确打√，错误的打×） 7. 用数据选择器可实现时序逻辑电路。（ ） 8. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰 干扰。（ ） 4. 二进制译码器相当于是一个最小项发生器，便于实现组合逻 辑电路。（ ） 5. 由逻辑门构成的电路是组合逻辑电路。（ ） 6. 共阴接法发光二极管数码显示器需选用有效输出为高电平的 七段显示译码器来驱动。（ ） 课后练习（III）——填空 1．半导体数码显示器的内部接法有两种形式：共 接 法和共 接法。 2．对于共阳接法的发光二极管数码显示器，应采用 电平驱动的七段显示译码器。 3．消除竟争冒险的方法有 、 、 等。 4.组合逻辑电路在任意时刻的稳定输出信号取决于 。 5.全加器是一种实现 功能的逻辑电路。 答案 （I）B,C,A,E,D,AB,AD,B,A,A （II） √, ×, √, √, √, √, ×, × （III）1.共阴，共阳 2.低电平 3.接入滤波电容、引入选通脉冲、修改逻辑设计 4. 输入信号 5.考虑低位进位的两个二进制数 相加 测试题 * 4. 工作波形（又称为时序图，设初态为0 ） 同步RS触发器的时序图 置1 保持 置0 置1 特点：在时钟信号CP/CLK到来之前，将触发器预先置成指定的状态。具有异步置位输入端、异步复位输入端。结构如图. 带异步置位、复位端的同步RS触发器 电平触发方式的动作特点： 1）只有在CP=1的全部作用时间内，输入信号通过门G3，G4加到基本RS触发器上，所以在CP=1的全部时间内，输入信号的变化都将引起输出端状态的变化。 2）CP/CLK回0后，触发器保存的是回0 前状态。 3）抗扰能力较差。 电路结构，输入信号和时钟信号波形 例 已知同步RS触发器的输入信号波形如图所示。 试画出输出端的电压波形。设触发器的初始状态为0。 例4.2.2 的电压波形及输出波形图 电平触发的D触发器 单输入，双稳态锁存器，D为数据输入端。CP为控制端。 CP=0，输出状态保持不变 CP=1 输出状态随输入端状态而改变。 D Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1 电平触发的RS触发器、D触发器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制）。 在实际工作中，要求触发器按统一的节拍进行状态更新。措施： 同步触发器（时钟触发器或钟控触发器）：具有时钟CLK/CP控制的触发器。该触发器状态的改变与时钟同步。 CLK/CP ：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。 同步触发器的状态更新时刻：受CLK/CP输入控制。 触发器更新为何种状态：由触发输入信号决定。 小结： 　　同步触发器在一个时钟信号CLK/CP作用后，出现两次或两次以上翻转的现象称为空翻。 图同步RS触发器的空翻现象 1 2 3 能克服空翻的触发器？ ２）同步触发器的空翻 5.4 脉冲触发的触发器 一、电路结构与工作原理 提高可靠性，要求每个CLK周期输出状态只能改变1次 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* J K Q’ 主 从 S R Q Q Q’ CLK J 主 从 S R K Q Q’ Q Q’ CLK (5) 列出真值表 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1