数电ch2门电路和组合逻辑电路.ppt

4、半导体器件的开关特性 理想开关 1）二极管的开关特性 2）三极管的开关特性 3）MOS管的开关特性 分立元件门电路 二、二极管或门 三、三极管非门 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。 普通的TTL门电路不能进行线与。 （1）三态输出门的结构及工作原理 三态门在计算机总线结构中有着广泛的应用。 1）电压传输特性 2）输入端噪声容限 四、TTL集成逻辑门电路系列产品 74系列、74H系列、74S系列、74LS系列、74AS系列、74ALS系列： 其中74H为高速系列， 74S为肖特基系列，均为高速系列， 74LS低功耗肖特基系列综合性能较好， 74AS系列、 74ALS系列为74LS系列的改进，前者功耗略大，后者功耗最小。 54系列与74系列具有完全相同的电路结构和电气特性，但54系列对温度和电源的要求更宽松。 74LS37、74LS54、74LS86、74LS138等 逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，T2截止，T1导通。输出VO≈VDD。 （2）当Vi=VDD时，T2导通，T1截止，输出VO≈0V。 工作原理：（设两管的开启电压VTN=|VTP|） （1）当C接高电平VDD，C 接低电平0V时，若Vi在0V～VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。 （2）当C接低电平0V，C 接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。 CMOS双向模拟开关CC4016 三、CMOS逻辑门电路主要参数的特点 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 （2）阈值电压Vth约为VDD/2。 （3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。 （2）化简与变换： 2.5 组合逻辑电路中的竞争-冒险现象 例1：消除竞争-冒险的电路 波形关系 ◆ CMOS门电路举例 ▲ CMOS非门电路 ▲ CMOS与非门 ▲ CMOS或非门 工作原理 A为高电平，T1截止T2导通，L为低电平，符合非逻辑关系。 工作原理 A、 B同为高电平时T1 、T2截止， T3 、T4导通，L为低电平，符合与非逻辑关系。反之亦然。 工作原理 请自行分析 2-2 2.3 组合逻辑电路的分析方法 ◆根据逻辑功能的不同特点，常把数字电路分成 组合逻辑电路（简称组合电路）和 时序逻辑电路（简称时序电路）两大类。 ◆组合电路逻辑功能表示方法： 通常有逻辑函数表达式、真值表（或功能表）、逻辑图、卡诺图、波形图等五种。 特点:电路任意时刻的输出信号仅取决于该时刻的输入信号，与输入信号作用前电路的状态无关。 输入逻辑变量 组合逻辑电路 X1 Xn Y1 Y2 Ym X2 输出逻辑变量 Y1=f1(x1,x2……xn) Y2=f2(x1,x2……xn) ………………. Ym=fm(x1,x2……xn) 逻辑功能的描述 2.3.1 组合逻辑电路功能的描述 向量形式 Y=F[X(tn)] 2.3.2 组合逻辑电路的分析方法 通过分析找出电路的逻辑功能 已知逻辑电路 列出真值表 或功能表 适当的化简 与变换 写出逻辑表达式 分析其逻辑功能 例1：试分析下列组合逻辑电路的功能： =1 =1 A B C Y 2. 列真值表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y A B C 3. 分析逻辑功能 奇偶校验器： A、B、C中有奇数个“1”，输出为“1”； A、B、C中有偶数个“1”，输出为“0”； 0 1 1 0 1 0 0 1 例2：组合电路如图所示，分析该电路的逻辑功能。 解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。 （3）由表达式列出真值表。 （4）分析逻辑功能 ： 当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。 例3：试分析下列组合逻辑电路的功能 ≥1 1 Y A1 A0 D0 D1 D2 D3 1 1 1 Y A1 A