总线驱动器、总线收发器与锁存器资料.pptVIP

微机原理与接口技术 总线控制芯片组（自看） 总线控制芯片组：在8086最大方式下，8086自身不能独立地工作于系统之中，要有协处理器8087、总线控制器8288、总线收发、总线锁存和总线驱动器等芯片与之配合，形成一个小的CPU局部系统才能工作。这些用于配合CPU完成总线控制工作的一组芯片称为总线控制芯片组。 早期的总线控制芯片组多由分立的集成电路组成，现已被大规模集成电路LSI、超大规模集成电路VLSI取代。 现阶段的微型计算机，系统的性能除取决于CPU的性能以外，很大程度上也取决于总线控制芯片组的功能。 1.总线控制器8288 8288根据8086在最大模式的状态信号S2、S1、S0建立控制时序。 （1）8288引脚图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 IOB CLK DT/R ALE AEN MRDC AMWC MWTC S1 GND IOWC AIOWC IORC INTA CEN DEN MCE/PDEN S2 S0 VCC 8288 （2）8288内部功能框图 （3）8288引脚信号说明 状态输入信号：S2、S1、S0用于接收CPU的状态信息。 控制输入信号： CLK：系统时钟输入引脚，使得8288与CPU及整个系统同步。 AEN：芯片工作允许，低电平有效。多处理器系统中由总线仲裁器控制8288工作。单处理器中，AEN直接接地。 CEN：片选信号，CEN为高电平允许8288工作，否则 禁止工作。 IOB：工作方式选择，IOB接地，8288为单处理器工作方式；IOB接+5V，为多处理器工作方式。 （3）8288引脚信号说明 控制输出信号： ALE、DT/R、DEN：与最小模式下信号类同，用于锁存地址和数据总线缓冲。仅DEN极性相反。 MCE/PDEN：总线主模块级联允许/外设数据允许 单处理器工作时为MCE，用于控制主从方式时工作芯片间的协调工作。 多处理器系统中为PDEN，作为数据总线收发器的开启信号。 输出命令信号 MRDC ：读存储器，用来通知存储器将所寻址的存储器单元中的数据送到数据总线上。 MWTC：写存储器，用来通知存储器接收数据总线上的数据，并将数据写入所寻址的单元中。 IORC：读I/O口，用来通知I/O接口将所寻址的端口中的数据送到数据总线。 IOWC：写I/O口，用来通知I/O接口接收数据总线上的数据，并将数据送到所寻址的端口中。 输出命令信号 AMWC：提前写存储器命令，功能与MWTC完全一样，只是比MWTC命令提前一个时钟周期发出。 AIOWC：提前写I/O口命令，功能与IOWC完全一样，只是比IOWC命令提前一个时钟周期发出。 AMWC和AIOWC命令是为了让一些较慢的设备或存储器能够得到一个额外的时钟周期去执行写入操作。 INTA：可屏蔽中断响应信号，与最小模式下含义相同。 （4）最大模式下系统总线连接说明 8086与8288的S0,S1,S2对应相连，由8288译码产生总线控制信号 MEMR: 存储器读信号 MEMW: 存储器写信号 IOR: I/O读信号 IOW: I/O写信号 INTA: 中断响应信号 由8288产生ALE信号，锁存地址A19～A0和BHE信号 由8288产生的DT/R控制缓冲器8286的数据传输方向，由DEN和INTA任一有效打开三态门。 INTR和NMI与小模式相同 （4）最大模式下系统总线连接说明 8288的AEN和IOB接地，CEN接+5V 三片8282的OE端： 在有DMA芯片（8237）的系统中，接AEN_8237，DMA占用总线时，在AEN_8237上输出高电平，禁止CPU占用AB 在没有DMA芯片的系统中直接接地 最小模式下的HOLD和HLDA信号在最大模式下变成了RQ0/GT0、RQ1/GT1。 2.总线驱动器、总线收发器与锁存器 在微机型计算系统中，CPU与系统存储器和I/O接口部件是通过系统总线进行连接的。由于总线是公共的信息线路,连接的设备很多。为避免冲突，在任意时刻，只允许一个设备向总线上发送信息，该信息可被总线上的所有设备接收到。为保证总线上的信息的可靠传送，除连接到总线上的设备必须是三态输出以外，还需要总线驱动器、收发器和锁存器相配合。这些器件多为8位一组,具有三态输出的特性。 （1）总线驱动器 是指单向的总线驱动元件，要求具有很大的扇出系数。可通过选通引脚进行三态控制，当该芯片被选通时，能将输入的逻辑信号进行功率提升，送到输出端。当未被选通时，该芯片的输出端呈现高阻态。 总线驱动器一方面可实现对总线的驱动，另一方面也可实现对总线的隔离。 总线驱动器通常用于不分时复用的地址总线的隔离和驱动，也称作数据缓冲器。 常用的总线驱动器有74LS244等。 （2）总线收发