msp430g2553内部资源总结.docxVIP

电设工作小结之——MSP430G2553学习笔记——1 ? ? ? ? ? ? 一，MSP430G2553单片机的各个功能模块 ??（一），IO口模块， ??1，我们所用的MSP430G2553有两组IO口，P1和P2。 ??2，IO口的寄存器有：方向选择寄存器PxDIR，输出寄存器PxOUT，输入寄存器PxIN，IO口内部上拉或下拉电阻使能寄存器PxREN，?IO口功能选择寄存器PxSEL和PxSEL2，IO口中断使能寄存器PxIE，中断沿选择寄存器PxIES，IO口中断标志寄存器PxIFG。 ??3，所有的IO都带有中断，其中所有的P1口公用一个中断向量，所有的P2口公用一个中断向量。所以在使用中断时，当进入中断后，还要判断到底是哪一个IO口产生的中断，判断方法可以是判断各个IO口的电平。 ???4，中断标志PxIFG需要软件清除，也可以用软件置位，从而用软件触发一个中断。 注意：在设置PxIESx时根据PxINx有可能会引起相应的PxIFGx置位（具体的情况见用户指南），所以在初始化完IO口中断以后，正式使用IO中断前要先将对应的PxIFGx清零。程序如下： void?IO_interrupt_init()?????//IO中断初始化函数 { ??P1REN?|=?BIT4+BIT5+BIT6+BIT7;?????//?pull up?内部上拉电阻使能 ??//使用中断时，使能内部的上拉电阻这样当该脚悬空是，电平不会跳变，防止悬空时电平跳变不停的触发中断 ??P1OUT?=?BIT4+BIT5+BIT6+BIT7;???//?当引脚上的上拉或下拉电阻使能时，PxOUT选择是上拉还是下来 ??????????//0：下拉，1：上拉 ? ??P1IE?|=?BIT4+BIT5+BIT6+BIT7;???????//?interrupt?enabled?P13中断使能 ??P1IES?|=?BIT4+BIT5+BIT6+BIT7;??????????//?Hi/lo?edge??下降沿中断 ??//P1IES?=?~BIT3;?????????????????????????//上升沿触发中断 ??P1IFG?=?~(BIT4+BIT5+BIT6+BIT7);?????????//中断标志位清零 ? } ? 5，PxOUT：如果引脚选择了内部的上拉或下拉电阻使能，则PxOUT设定电阻是上拉还是下拉，0：下拉，1：上拉 6，当IO口不用时，最好不要设为输入，且为浮动状态（这是IO口的默认状态），因为当输入为浮动时，输入电压有可能会在VIL和VIH之间，这样会产生击穿电流。所以不用的IO口可以设为输出状态，或设为输入状态但通过外围电路接至VCC或GND，或接一个上拉/下拉电阻。 7，当使用msp430g2553的IO口时要注意，因为g2553的IO口寄存器的操作，不像51，它不能单独针对某一位进行操作，必须对整个寄存器进行操作。所以就不像51，g2553不可以定义bit型的数据。所以在使用msp的IO口时要注意对需要位的操作，而不要影响其他无关的位，可以?用?|????^等按位操作的符号。在使用IO都控制其他外围模块时也要注意要使用的IO口的定义，可以用如下的定义方法： #define?CLR_RS?P2OUT=~BIT0;????//RS?=?P2.0 #define?SET_RS?P2OUT|=BIT0; #define?CLR_RW?P2OUT=~BIT1;?//RW?=?P2.1 #define?SET_RW?P2OUT|=BIT1; #define?CLR_EN?P2OUT=~BIT2;?//EN?=?P2.2 #define?SET_EN?P2OUT|=BIT2; ? #define?DataPort????P1OUT ? 8，g2553的P27和P26脚分别接外部晶体的输出和输入脚XOUT和XIN，默认是自动设为了晶振管脚功能，但是当想把它们用为普通的IO时，也可以，设置对应的SEL设为普通的IO即可，如下： P2DIR?|=?BIT6+BIT7;????//把P26和P27配置为普通IO?并为输出脚??默认为晶振的输入和输出引脚?作为dac0832的 ????P2SEL?=?~(BIT6+BIT7);???//cs和wr控制端 ????P2SEL2?=?~(BIT6+BIT7); ? ? ? （二），时钟系统 ?????1，msp430能做到超低功耗，合理的时钟模块是功不可没的。但是功能强大的时钟模块设置起来也相对复杂一些。 ?????2，msp430的时钟源有： （1），外接低频晶振LFXT1CLK：低频模式接手表晶体32768Hz，高频模式450KHz~8MHz； （2），外接高速晶振XT2CLK：8MHz；