计算机组成原理第五章课后题参考答案.doc

第五章课后题参考答案 2．参见图5.15的数据通路。画出存数指令STO R1 ，(R2)的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。 图5.15 解：STO R1 ，(R2)指令是一条存数指令，其指令周期流程图如下图所示： 3．参见图5.15的数据通路。画出存数指令LAD (R3)，R0的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中。标出各微操作信号序列。 9.微地址转移逻辑表达式如下： μA8＝P1·IR6·T4 μA7＝P1·IR5·T4 μA6＝P2·C·T4 其中μA6～μA8为微地址寄存器相应位，P1 和P2为判别标志，C为进位标志，IR6和IR5为指令寄存器的相应位，T4为时钟周期信号。说明上述逻辑表达式的含义，画出微地址转移逻辑图。 解： P1=1，按IR6、IR5转移 P2=1，按进位C转移 微地址转移逻辑图为： 11.已知某机采用微程序控制方式，其控制存储器容量为 512×48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问: （1）微指令中的三个字段分别应为多少位？ （2）画出围绕这种微指令格式的微程序控制器逻辑框图。 解： （l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位。微命令字段则是：（48－4－9）= 35位。 （2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。 12．今有4级流水线分别完成取指、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。 请问：（1）流水线的操作周期应设计为多少？ （2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。 （3）如果在硬件设计上加以改进，至少需推迟多少时间？ 解： 流水线的操作时钟周期 t应按四步操作中最长时间来考虑, 所以t=100ns； (2) 遇到数据相关时，可停顿下一条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期（200ns）。 （3）如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。 13指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回寄存器堆（WB）5个过程段，共有20条指令流入此流水线。 画出流水处理的时空图，假设时钟周期为100ns。 试求流水线的实际吞吐率（单位时间里执行完毕的指令数）。 求流水线的加速比。 解：(1) 流水处理的时空图为： (2) (3) 16. 流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种类型的数据相关。 (1) I1 LAD R1，A ； M（A）→R1，M（A）是存储器单元 I2 ADD R2，R1 ；（R2）+（R1）→R2 I3 ADD R3，R4 ； （R）+（R）→R I4 MUL R4，R5 ；（R4）×（R5）→ R4 I5 LAD R6，B ； M（B）→R6，M（B）是存储器单元 I6 MUL R6，R7 ；（R6）×（R7）→ R6 解：第（1）组指令中，I1指令应先读出存储单元M（A）的内容并写入R1，然后在I2指令中读出R1内容。由于I2指令进入流水线，变成I2指令在I1指令写入R1前就读出R1内容，发生写后读（RAW）相关。 第（2）组指令中，I3指令先读出R4的内容，然后在I4指令中写入R4内容，发生读后写（WAR）相关，但不会引起相关冲突； 第（3）组指令中，I5指令运算结果应先写入R6，然后在I6指令中读出R6内容。由于I6指令进入流水线，变成I6指令在I5指令写入R6前就读出R6内容，发生写后读（RAW）相关。另外，I5指令和I6指令都要写入R6，发生了写后写（WAW）相关，但只要I6的完成在I5之后，就不会出错。