微机原理及应用-ch6.pptVIP

第六章 可编程接口芯片 6.1 可编程并行接口芯片8255A 6.1 可编程并行接口芯片8255A 二、8255A内部结构及引脚功能 三、8255A工作方式 信号说明： STB*(Strobe)：选通输入，低电平有效。该信号有效时，输入数据被送入锁存端口A或端口B的输入锁存器/缓冲器中。 IBF(Input Buffer Full)：输入缓冲器满。当外设把数据写入端口，IBF变为1。 INTR：中断请求信号，高电平有效。当IBF变为1且INTE=1时，INTR变为高电平。当CPU取数据，RD*的下降沿使INTR复位，上升沿又使IBF复位 。 INTE：中断允许信号。端口A用PC4的置位/复位控制，端口B用PC2的置位/复位控制。 信号说明： OBF*（Out Buffer Full）：输出缓冲器满。当CPU将数据写入到数据端口，/OBF变0，通知外设可读取。 ACK*(Acknowledge)：外设的响应信号。由外设发给8255A，有效时，表示外设已取走8255A的端口数据。 8255A收到/ACK后/OBF变为1，且“可能”产生中断。 INTR：中断请求信号，高电平有效。当收到ACK*，中断允许INTE=1时，INTR变为高电平。INTR信号可作为CPU的查询信号，或作为向CPU发出中断请求的信号。/WR的下降沿使INTR复位。 INTE：中断允许信号。端口A用PC6的置位/复位控制，端口B用PC2的置位/复位控制。 3.方式2——双向I/O工作方式 8255A的方式2可使8255A与外设进行双向通信，既能发送数据，又能接收数据。可采用查询方式和中断方式进行传输。 方式2只适用于端口A ，端口C的PC7～PC3配合端口A的传输，其联络信号如图所示。 8255A方式2的控制信号和时序 ： 四、8255A控制字 1. 工作方式控制字 2. 置位/复位控制字 作业 6-1 * * 一、并行通信与并行接口 并行通信就是把一个字符的各数位用几条数据线同时进行传送，通常每次传送8位或16位数据。这种方式和串行通信相比，在同样的传输率下，信息传输速度快，但是传送距离较近。 实现并行通信的接口称为并行接口。并行接口能从微处理机或外设接收数据，需要时发送出去，因此在信息传送过程中，并行接口起着锁存或缓冲作用。并行接口分为可编程和不可编程两种类型。可编程是指接口在工作前必须由CPU用输出指令（OUT指令）对它编程，规定其工作方式，此编程过程称为初始化。 1．8255A内部结构 8255A的内部结构如图所示，它由数据总线缓冲器，数据端口A、B、C，A组控制和B组控制，读/写控制逻辑四部分组成。 (1) 数据总线缓冲器 数据总线缓冲器是一个双向三态的8位数据缓冲器，8255A通过它与系统总线相连。输入数据、输出数据、CPU 发给8255A的控制字都是通过这个缓冲器进行的。 8255A芯片内部包含三个8位数据端口 (A口、B口、C口), 共24条I/O线 (PA0~PA7, PB0~PB7, PC0~PC7) 。 端口A对应一个8位数据输入锁存器和一个8位数据输出锁存器/缓冲器。用端口A作为输入或输出时，数据均受到锁存。 端口B和端口C均对应一个8位输入缓冲器和一个8位数据输出锁存器/缓冲器。 使用中，端口A和端口B作为独立的输入端口和输出端口，端口C配合端口A和B的工作。端口C常通过控制命令被分成两个4位端口，分别用来为端口A和B提供控制信号和状态信号。 (2) 并行输入/输出端口PA、PB、PC 这两组控制电路一方面接收CPU发来的控制字并决定8255A的工作方式；另一方面接收来自读/写控制逻辑电路的读/写命令，完成接口的读/写操作。 A组控制电路控制端口A和端口C的高4位的工作方式和读/写操作。 B组控制电路控制端口B和端口C的低4位的工作方式和读/写操作。 (3) A组控制和B组控制 读/写控制逻辑负责管理8255A的数据传输过程。它接收译码电路的CS*和来自地址总线的A1，A0信号，以及控制总线的RESET, RD*, WR*信号，将这些信号进行组合后，得到对A组控制部件和B组控制部件的控制命令，并将命令发给这两个部件，以完成对数据信息、状态信息和控制信息的传输。 (4) 读/写控制逻辑 2. 8255A的芯片引脚信号 除电源和地以外，8255A的芯片引脚信号可分为两组： (1) 和外设一边相连的信号 PA7~PA0：A端口数据信号 PB7~PB0：B端口数据信号 P