浅谈电路设计应注意的问题.docVIP

浅谈电路设计应注意的问题 　　【摘要】本文简要介绍了印刷线路板发展状况，从布线、器件选取、抗干扰能力、空余管脚的处理以及如何抗干扰有效措施几方面阐述了设计印刷电路板应该注意的事项，然后就电路输出接口的设计和用滤波器来抑制杂散等方面提出设计注意问题。 　　【关键词】印刷线路板;注意事项;设计 　　一、引言 　　印制电路板{PCB线路板}，又称印刷电路板，它提供电子元器件焊接的基础。它的发展已有100多年的历史了;它的设计主要是版图设计;采用电路板的主要优点是大大减少布线和装配的差错，提高了自动化水平和生产劳动率。因此我们在设计印刷电路板要注意些问题。 　　二、设计印刷电路板应该注意的事项 　　一块印刷电路板（PCB）上包括了整个系统所要用到的元器件，其中芯片有两种，一种为直插式，另一种为贴片式。因此在印刷板电路设计时应该统筹规划。具体表现在以下方面： 　　1.自动布线有时候会存在一些不满意的地方，为了设计一个美观的印刷电路板需要手工调整布局。 　　2.为了减小分布电容，布线时应该遵循最短路径原则。 　　3.为了提高印刷线路板的抗干扰能力，增加系统的可靠性，我们需要在电源与接地的地方进行处理。可采取的方法如下：在印制电路板时可通过接入电容或是采取地线与电源线和一些需要过电流较大的线加宽的办法，尽量缩短走线且长度差不多来减小地线的阻抗方法。在高频电路中，良好的接地对印刷电路板是非常重要。本印制板设计中采用多点接地法，这样可以增大接地面积，减小地线电感。 　　4.空余管脚的处理。从逻辑观点来看，当输入管脚闲置处于悬空状态时，相当于“1”的输入状态的逻辑关系。由于开路的输入端具有输入阻抗高，易受到外部的电磁干扰。因此为了提高系统抗干扰性能，需要对元器件的空余输入管脚进行处理。如今有两种处理方法：一种是将闲置输入管脚与使用输入管脚并联，此方法不足之处是增加了前级电路的输出负担;另一种方法是将闲置输入管脚通过串联大电阻拉到电源端（VCC）。本系统采用后者，其优点是简单易行。因此在电路设计中对元器件空余的输入管脚都拉到了高电平。 　　5.抗干扰有效措施： 　　a）为了减小对地的分布电容，在布线的时候，要尽量缩短数据线、地址线和控制线并且要使且其长短和走线方式尽量一致，以避免造成非同步干扰。 　　b）本设计的电路板采用双面布线，为了防止总线间的电磁串扰，两面的线尽量保持垂直。为了不把噪声耦合至芯片内部，尽量避免在高速器件DDS下方走线。 　　c）在线路板的边缘要留有一定的距离，因为信号线或电源线上电流会产生较大辐射，所以关键信号线尽量不要分布于线路板的边缘。 　　d）尽可能地减少过孔的数量，因为电路板的一个过孔相当于给电路加了一个10pF的电容，针对高频电路，这个将会成为引入干扰原因之一，而且过多的过孔也会造成电路板的机械强度降低。 　　三、杂散噪声处理 　　由前面分析可知，DDS本身存在众多杂散，且随着输出带宽的扩展，杂散会越来越明显。为了解决杂散噪声，采取以下几个措施来降低系统的杂散。 　　1.器件的选取 　　通过对杂散的分析可以得出，影响相位截断误差中所形成的杂散与以下三个参数有关，分别是频率控制字K，频率控制字位数M、相位截断位长B。经过分析可以看出，当数模变换器的分辨率Δf确定后，w每增加一位，DDS输出杂散可以降低6dB;当w确定后Δf每增加一位，输出杂散将降低8.5dB; 　　但是并不是位数越大，就越能改善输出杂散，因为输出杂散性能对DAC的位数也是具有饱和特性，一旦达到饱和，其输出杂散的变化就不明显。所以，本文选用AD9953芯片。 　　2.参考时钟的选取 　　时钟信号耦合到了DAC的采样周期中，将会导致输出信号被此时钟调制，进而使杂散分量更大了。为了克服参考时钟所带来的杂散噪声，本文选择20MHz晶振为参考时钟源。 　　3.确定合理的系统时钟和输出频率 　　由前面对DDS的原理分析，有如下公式： 　　fo/fc=K/2M （1） 　　式（1）中，fc是系统时钟频率，M是频率控制字的位数，K是频率控制字。 　　因为杂散的放大系数正比于倍频系数的平方N2。所以可通过提高DDS的输出频率fo以达到减小N值的目的，则N2会越小，进而可减小杂散的放大系数，该方法能有效抑制杂散放大。fo的提高也受到很大的限制，因为在提高输出频率fo的同时，输出杂散分量也会跟随放大;另外，fo具体参数的选取还将受到DDS系统时钟fc选择的影响，对于杂散信号大且接近主频的点，在实际工作中是很难去除的。因此应该通过实验合理地确定fo和fc的值。通过对杂散的分析，在DDS系统中设定出不同K和N的值，经过多次的测试DDS的输出信号、相位噪声以及杂散水平，可得出本系统的系统时钟频率fc为200MHz，输