方案原理图如下图.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
方案原理图如下图.doc

方案原理图如下图: 控制过程如下: 因为IPM控制输入低电平有效。平时CPU输出控制脚1处于高电平,逻辑或门输出高电平,IPM输入锁定。当CPU输出低电平有效时,高频瓷片电容通过电阻放电,逻辑或门输入脚2仍然维持高电平,逻辑或门输出高电平,IPM输入仍然锁定。当电容放电完毕,或门输入脚2变为低电平时逻辑输出才为低电平,IPM控制输入有效,因此,电容放电时间就是CPU控制输出到IPM控制输入有效的延时时间。当CPU控制输出关断即输出重新变为高电平时,尽管电容处于充电状态而使或门输入脚2处于低电平,逻辑或门输出仍然立即变为高电平,锁定IPM输入。上述电路只是六路IPM控制输入的其中一路,其他五路做同样处理,通过调整R、C的参数,就可以实现所需要的延时时间。下面是一相电路控制时序图: 下面我们推导图3所示电路中电阻和电容的选择: 根据电工学公式,由电阻、电容组成的一阶线性串联电路,电容电压Uc可以用下式表示: Uc Uoexp(-t/τ) (1)fficeffice / τ为时间常数 τ RC 在图3所示电路中,我们选择ST公司生产的高速CMOS或门电路,它的关门电平为1.35V(电源电压为4.5V),即当输入电压降至1.35/4.5U0 0.3 U0时,输出电平转换有效,因此由式(1)可以推导出: td -τln0.3 1.2RC 2) 例如:需要延时时间为10us,选择精度为5%高频瓷片电容,容量为103P,则 R 10 *10e-6/1.2C 833Ω,这样R就可选择精度为1%、阻值为820Ω的金属膜电阻。 小结:按照上述方案设计的硬件延时电路,结构简单,成本低廉,可靠性极高,在实际使用时只需简单调换一下电阻的阻值就可实现对死区时间要求不同的IPM的控制。

文档评论(0)

ailuojue + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档