武汉理工_数电课程计--数字钟的设计仿真与制作.docVIP

学 号： 课 程 设 计 题 目 数字钟的设计仿真与制作 学 院 专 业 班 级 姓 名 指导教师 年 月 日  课程设计任务书 学生姓名： 专业班级：指导教师： 工作单位： 题 目: 数字的设计 初始条件： 集成译码器、计数器、定时器、数码管脉冲发生器和必要的门电路等要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量： 2、技术要求： 设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。 具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。 ③有译码、七段数码显示功能，能显示时、分、秒计时的结果。 ④设计提供连续触发脉冲的脉冲信号发生器， ⑤校时单元、。 确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排： 2010 年 月 日，查阅相关资料，学习原理。 2010 年 月 日。 2010 年 月 日上交课程设计成果及报告，同时进行答辩。 指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日课设答疑地点：鉴主1楼电子科学与技术实验室。摘要 I 1 数字钟的构成 1 1.1方案设计………………………………………………………………………2 2 数字钟单元电路的设计 3 2.1 振荡器电路设计……………………………………………………………...3 2.2 时间计数单元设计 5 2.2.1 集成异步计数器74LS90. 5 2.2.2 用74LS90构成秒和分计数器电路 6 2.2.3 用74LS90构成时计数器电路 7 2.2.4 时间计数单元总电路 8 2.3 译码显示单元电路设计 9 2.3.1 译码器74LS48 9 2.3.2 显示器LG5011AH 11 2.3.3 译码显示电路 13 2.4 校时单元电路设计 15 3 数字钟的实现电路及其工作原理 16 4 电路的安装与调试 17 4.1 Multisim11.0特点…………………………………………………………………………………………………………..19 5 电路的安装与调试 20 5.1安装与调试步骤………………………………………………………………20 5.2实物图…………………………………………………………………………21 6课程设计心得体会…………………………………………………………….......22 参考文献 .23 附录1 ……..24 摘 要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。数字电子钟有下几部分组成：振荡器分频器60进制的秒、分计时器和24进制计时计数器秒、分、时的译码显示部分校正电路等。 关键词：数字钟 振荡器 计数器 译码驱动 1 数字钟的构成  数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号作为数字钟的时间基准然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位分计数器满60后向小时计数器进位小时计数器按照24翻1规律计数。计数器的输出分别经译码器送显示器显示。由于计数的起始时间不可能与标准时间一致故需要在电路上加一个校时电路计时出现误差时可以用校时电路校时、校分图 -1所示为 图1-1数字钟电路系统的组成框图 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路构成振荡器。也可以由555定时器组成。 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器而根据设计要求时个位和时十位计数器为进制计数器 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态并且为保证数码管正常工作提供足够的工作电流数码管