实验3-5译码器数据选择触发器-学生版试题.docVIP

实验三 译码器 一、实验目的： 1. 熟悉常见译码器的逻辑功能及测试方法。 2. 学会用译码器进行转换及逻辑设计。 二、实验仪器和设备： １、数字电路实验箱 2、集成电路 74LS138、74LS20、74ls04 三、实验内容： 1. 译码器功能测试 3-8译码器74LS138管脚如下图，将译码器连接电源及输入控制信号，测试逻辑功能并填写表3.1。 表3.1 输入 输出 E3 E2+E1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 X X X X X 1 X X X 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 2. 译码器转换 将双3-8线译码器转换为4-16线译码器。 3.利用译码器74LS138和与非门74LS20实现函数： 参考设计： 实验四 数据选择器 一、实验目的 1．熟悉中规模集成数据选择器的逻辑功能及测试方法。 2．学习用集成数据选择器进行逻辑设计。 二、实验仪器和设备： １、数字电路实验箱 2、集成电路 74LS153、74ls04各1块 三、实验内容： 1. 双4选1数据选择器74LS153的测试及应用 （1）将双4选1数据选择器74LS153参照下图管脚接线，测试其功能并填写4.1功能表。 表4.1 选择端 输入端 输出控制 输出 A1 A0 D0 D1 D2 D3 Q X X X X X X H L L L X X X L L L H X X X L L H X L X X L L H X H X X L H L X X L X L H L X X H X L H H X X X L L H H X X X H L （2）用74LS153实现全加器 全加器和数S及向高位进位数Cn的逻辑方程为 参考设计： 2. 8选1数据选择器74LS151的测试及应用 （1）将数据选择器74LS151参照管脚图接线，测试其功能并填写4.2功能表。 表4－2 输 入 输 出 A2 A1 A0 Y 1 × × × 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 （2）用74LS153实现三人表决电路 参考设计： 实验五 触发器 一、实验目的： 1．掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 2．熟悉各触发器之间逻辑功能的相互转换方法。 二、实验仪器和设备： １、数字电路实验箱 2、集成电路 74LS112，74LS74，74LS00各1块 三、实验内容： 1．测试基本RS触发器的逻辑功能 按下图用与非门74L00构成基本R触发器。 输入端、接逻辑开关，输出端Q、接电平指示器，按表4－1要求测试逻辑功能。记录之。 表4－1 Q 1 1→0 0→1 1→0 1 0→1 0 0 测试双JK触发器74LS112逻辑功能 74LS112型双JK触发器，是下降边沿触发的边沿触发器，引脚排列如下图所示。表5－2为其功能表。 表5－2 输 入 输 出 J K 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × 1 1 0 0 1 1 0 0 1 0 1 1 0 1 0 1 1 1 1 1 1 1 × × 注：×——任意态； ——高到低电平跳变 ——低到高电平跳变 ——现态； ——次态 ——不定态 （1）测试、的复位、置位功能 将JK触发器、、J、K端接逻辑开关，CP端接单次脉冲源，Q、端接电平指示器，按表4－2要求改变、（J、K、CP处于任意状态），并在 0（ 1）或 0（ 1）作用期间任意改变J、K及CP的状态，观察Q、状态，记录之。 （2）测试JK触发器的逻辑功能 按表5－3要求改变J、K、CP端状态，观察Q、状态变化，观察触发器状态更新是滞发生在CP脉冲的下降沿（即CP由1→0）。记录之。 表5－3 J K CP Qn+1 Qn 0 Qn 1 0 0 0 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 0 1 1 0 （3）将JK触发器的J、K端连在一起，构成T触发器。 CP端接入1Hz连续脉冲，用电平指示