专用集成模拟电路(机步骤及考试复习).docVIP

第 周 第 次课 20 年 月 日 教学时数 2 章节：第十讲 IC设计工具Tanner Pro 教学目的及要求：（1）掌握如何运用Tanner Tools进行原理图及版图设计 （2）掌握采用S-edit、TSPICE、SPR、L-Edit等软件进行ASIC设计的步骤 （3）掌握本课程的主要内容 教学重点：掌握采用S-edit、TSPICE、SPR、L-Edit等软件进行ASIC设计的步骤 教学难点：掌握采用S-edit、TSPICE、SPR、L-Edit等软件进行ASIC设计的步骤 教学手段：多媒体 教学方法：课堂提问、讨论、启发 教学内容提要（教学过程） 时间分配 备 注 第一部分设计流程 第二部分 上机步骤 90分钟 小结与改进措施： 运用Tanner Tools进行ASIC设计，包括原理图及版图设计；总结本课程的主要内容，并答疑 复习： 基本概念—第1、2、3、章。 摩尔定理 ASIC；IC 深亚微米集成电路 DRC; ERC; LPE; LVS； PN 方块电阻 噪声容限；高电平噪声容限；低电平噪声容限 CMOS反向器的功耗；静态功耗；动态功耗；功耗周期延迟积 你自己认为的Digital/Analog/SOC IC设计过程集成电路工艺主要分为哪几大类，并简述各工艺的主要特点及应 用范围 画出双极晶体管的面图 四、版图检查与验证主要包括什么? 五、简述版图设计规则包括了那些内容？ 六、选择工艺的主要依据是什么？ 画出CMOS反相器的面图和用你自己的话解释微电子学、集成电路、ASIC的概念，并列举 出你见到的、想到的不同类型的集成电路及其主要作用 十七、上机作业（（30分） 必做题目：（1）自己设计一个简单的数字电路，如D触发器或全加器。要求用S－edit画图、Ledit/SPR自动布局布线、T－spice功能仿真。 （2）手工画出CMOS结构Nand2或Nor2版图 选做题目：（1）对一个模拟电路如差分对完成S－edit画图、T－spice功能仿真、Ledit手工画出版图。 （3）必须交上机试验报告（也为一道考题），可以是手写的。包括详细设计过程、电路图、仿真波形示意图及工作原理和结果分析。不需要当场交，各班班长于上机结束后三天内收齐交曹老师、李老师（科技试验楼1212房间，Tel88202347），过期不候。 有关考试注意事项 1、上机30%,考试70%；考试时间见课表。上机时间待通知。 2、上机交实验报告(也为考试一道题)，可以是手写的。包括详细设计过程、电路图、仿真波形示意图、版图示意图、及工作原理和结果分析。 3、考试形式为半开卷。 不许带教材、笔记或其它书籍。 如果自己认为必要，可将本课的所有内容浓缩在一页A4大小的纸上，也可正反面。考试只许带这一张纸和笔。 纸张展开超过A4大小则无效。该纸先写上姓名和学号，并必须与试题、试卷一起上交，作为评分依据。 该纸必须是自己亲自整理的，任何复印、复写及其他一式多份的复制无效，监考老师会收走。 Technology Mapping 激励.vec Device.lib Libraries(TML) schemlb1. lib～ .sim命令文件 schemlb4.lib .net .sch Actel .wir 网表与 Harris门阵列 电路级 测试矢量 National .tpr 输出 etc. 版图级 MOSIS 掩模数据输出 VLSI .cif HP等 原理图绘制与转换 ⒈ 设计步骤举例 ⑴ OrCAD/SDT