DDR-内存布线指导(Micron观点).docVIP

DDR内存布线指导在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR或者DDR2，SDRAM打交道。DDR的工作频率很高，因此，DDR的Layout也就成为了一个十分关键的问题，很多时候，DDR的布线直接影响着信号完整性。下面本文针对DDR的Layout问题进行讨论。 信号引脚说明 VSS为数字地，VSSQ为信号地，若无特别说明，两者是等效的。VDD为器件内核供电，VDDDQ为器件的DQ和I/O供电，若无特别说明，两者是等效的。 对于DRAM来说，定义信号组如下： 数字信号组DQ，DQS，xDM，其中每个字节又是内部的一个信道Lane组，如DQ0~DQ7，DQS，LDM为一个信号组。 地址信号组：ADDRESS 命令信号组：CAS#，RAS#，WE# 控制信号组：CS#，CKE 时钟信号组：CK，CK# 印制电路板叠层，PCB Stackups 推荐使用6层电路板，分布如下： 电路板的阻抗控制在50~60ohm 印制电路板的厚度选择为1.57mm(62mil) 填充材料Prepreg厚度可变化范围是4~6mil 电路板的填充材料的介电常数一般变化范围是3.6~4.5，它的数值随着频率，温度等因素变化。FR-4就是一种典型的介电材料，在100MHz时的平均介电常数为4.2。推荐使用FR-4作为PCB的填充材料，因为它便宜，更低的吸湿性能，更低的电导