第8章_反馈控制电路.ppt

* 由输出相位θ2（s）和输入相位θ1（s）可得闭环传递函数是 (8-80) 式中K′=KdK0/N。因为相位是频率的时间积分，故同样的传递函数也可说明输入频率（即参考频率）fr（s）和输出频率fv（s）之间的关系。 误差传递函数 （8-81） * 将式（8-80）和式（8-81）与式（8-45）和式（8-46）相比较，单环锁相频率合成器的传递函数与线性锁相环的传递函数有如下关系: (8-82) * （2）、实用电路 图8-43(a)是通用型单片集成锁相环L562（NE562）和国产T216可编程除10分频器构成的单环锁相环频率合成器，它可完成10以内的锁相倍频，即可得到1～10倍的输入信号频率输出，图8-43(b)为L562的内部结构图。 * 图8-43 L562的内部结构 （a）L562频率合成器；（b）L562内部框图 * 2．变模分频锁相频率合成器 在基本的单环锁相频率合成器中，VCO的输出频率是直接加到可编程分频器上的。目前可编程分频器还不能工作到很高的频率上，这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨率为代价的。 图8-43为采用双模分频器的锁相频率合成器的组成框图。 * 图8-43 双模分频锁相频率合成器 * 模分频器有两个分频模数，当模式控制为高电平时分频模数为V＋1，当模式控制为低电平时分频模式为V。双模分频器的输出同时驱动两个可编程分频器，它们分别预置在N1和N2，并进行减法计数。在一个完整的周期中，输入的周期数为 假若V＝10，则 (8-83) (8-84) * 四、集成锁相环频率合成器 集成锁相频率合成器是一种专用锁相电路。它是发展很快、采用新工艺多的专用集成电路。它将参考分频器、参考振荡器、数字鉴相器、各种逻辑控制电路等部件集成在一个或几个单元中，以构成集成频率合成器的电路系统。 * 1．MC145146-1 MC145146-1是一块20脚陶瓷或塑料封装的，由四位总线输入、锁存器选通和地址线编程的大规模单片集成锁相双模频率合成器，图8-45给出了它的方框图。 * 图8-45 MC145146-1方框 * 表8-6 MC145146-1地址码与锁存器的选通关系 * ST（12端）:数据选通控制端，当ST是高电平时，可以输入D0~D3输入端的信息，ST是低电平时，则锁存这些信息。 PDout（5端）:鉴相器的三态单端输出。当频率fv＞fr或fv相位超前时，PDout输出负脉冲;当相位滞后时，输出正脉冲;当fv＝fr且同相位时，输出端为高阻抗状态。 LD（13端）:锁定检测器信号输出端。当环路锁定时（fv与fr同频同相），输出高电平，失锁时输出低电平。 * ΦV、ΦR(16、17端):鉴相器的双端输出。可以在外部组合成环路误差信号，与单端输出PDout作用相同，可按需要选用。 图8-46是一个微机控制的UHF移动电话信道的频率合成器，工作频率为450MHz。 ? * 图8-46 采用MC145146－1的UHF移动无线电话频率合成器 * 2．MC145151-1 MC145151-1是一块由14位并行码输入编程的的单模CMOS、LSI单片集成锁相频率合成器，其组成方框图如图8-47所示。 * 图8-47 MCA145151-1方框图 * MC145151-1是28脚陶瓷或塑料封装型电路，现将各引出端的作用说明如下: OSCin、OSCout（26、27端）:参考振荡器的输入和输出端。 RA0、RA1、RA2（5、6、7端）:参考地址输入端。 fin（1端）:÷N计数器的输入端。 fv（10端）:÷N计数器的输出端。 N0~N13（11～20及22～25端）:÷N计数器的预置端。 T／R（21端）:收／发控制端。 * PDout（4端）:PDA三态输出端。 ΦR、ΦV（8、9端）:PDB两个输出端。 LD（28端）:锁定检测输出端。 图8-48是一个采用MC145