波形采集存储和回放系统.docVIP

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
波形采集存储和回放系统.doc

2009年全国大学生电子设计竞赛 (高职高专组) 摘要:本系统基于数字存储示波器的原理,以单片机(89s51)和FPGA( EP1C6Q240C8)为控制核心,通过高速AD对信号的实时采样,上升沿内触发方式,实现波形的单次和多次触发存储和实时连续显示,又具有锁存功能,能通过操作“移动”键显示被存储波形的任一部分。以实用数字示波器为依据,实现了双踪采集与显示。同时,系统还增加了AUTO,上下左右平移,频率、峰-峰值和平均值的显示,频谱分析和波形细节分析的功能。整个系统操作简便,界面友好,达到了较好的性能指标。 方案论证与选择 题目要求及相关指标分析 题目的要求是将待测信号进行数字存储,并通过普通示波器将被测信号显示出来。由于等测信号为模拟信号,存储过程为数字方式,故应该将模拟信号进行量化处理,然后存储到存储器中,当需要显示的时候,从存储器读出数据并恢复为模拟信号,并送往普通示波器Y输入端,在X输入端加入相应的扫描信号,采有X-Y方式观察信号的波形。因此,设计的重点是模拟信号的处理与采样、数字信号的存储、普通示波器的显示控制、系统的控制4个方面。 方案的比较与分析 1)采样方式 方案一:实时采样。实时采样是在信号存在期间对其采样。根据采样定理,采用速率必须高于信号最高频率分量的两倍。对于周期的正弦信号,一个周期内应该大于两个采样点。为了不失真的恢复原被测信号,通常一个周期内就需要采样八个点以上。 方案二:等效时间采样法。采用中高速模数转换器,对于频率较高的周期性信号采用等效时间采样的方法,即对每个周期仅采样一个点,经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。其中步进延迟是每一次采样比上一次样点的位置延迟△t时间。只要精确控制从触发获得采样的时间延迟,就能够准确地恢复出原始信号。 等效时间采样虽然可以对很高频率的信号进行采样,可是步进延迟的采样技术与电路较为复杂。再者,它只限于处理周期信号,而且对单次触发采样无能为力。实时采样可以实现整个频段的全速采样,因此本设计采用方案一。 2)双踪显示方式 方案一:每个通道都有一套独立的ADC和存储器,双踪显示时,只需轮流选择不同通道的波形数据,就可以实现两路波形的同时显示。 方案二:只使用一片ADC,一片存储器和一片DAC,在采样的时候,用存储器地址的最低位控制模拟开关。通过切换两路模拟信号,将采集到的数据分别存储到存储器的奇地址和偶地址上,双踪显示时通过扫描存储器中的数据即可将两路波形同时显示出来。方案二使用的硬件电路较少,故我们选择方案二。 3)触发方式选择 要使屏幕上显示稳定的波形,则需将被测信号本身或者与被测信号有一定时间关系的触发信号加到触发电路。触发源选择确定触发信号由何处供给。通常有三种触发源:内触发(INT)、电源触发(LINE)、外触发EXT)。使用被测信号作为触发信号 f = 1/[B×(ADR2-ADR1)/20] 其中,B为水平分辨率,单位为s/div。 方案二:等精度测量法 先将待测信号进行二分频,用此信号作为闸门。取FPGA内部40M信号作为基准信号,二分频后信号的上升沿开起计数器时钟计数,下降沿关闭计数。由计得的数值来计算信号的频率。方案一计算的频率数据的精度不会很高,加上采样的不稳定,必将导致频率测量的不正确。而方案二测量的稳定性较高且数据较准确。故我们选用方案二测量信号的频率。 系统设计与框图 系统整体设计框图如图所示。模拟信号通过信号调理模块(阻抗变换、程控放大、触发电路),将模拟信号的幅值大小调理到高速AD(AD9225)的输入范围0—4V。然后通过AD9225对信号进性采样。我们采用外部有源晶振作为高速AD的采样时钟来控制恒定的采样率4MHz(晶振的固有振荡频率),在FPGA内部增加波形存储控制模块,当满足触发条件时FPGA以下抽样的方式对AD转换得到的数据进行存储,抽样频率由可水平分辩率来控制(若为AUTO功能,则与信号的频率有关)。将抽样的数据分别存储到双口RAM中,在送入行列扫描电路(2片DAC0800)前经过了波形显示控制模块,它的作用是对RAM的数据及读入起始地址的进行处理。从而实现波形在模拟示波器上的左右平移。同时在FPGA内部实现了512点的FFT计算,成功得分析了输入信号的频谱。 理论分析与计算 1、指标计算 垂直分辨率与A/D位数的关系 示波器垂直方向共8格,要求每格32级,共有328=256级。 因而,采用8位A/D即可,垂直分辨率为8位,用百分数表示为1/256 2)扫描速度与采样频率的关系 假设扫描速度为t s/div,每格点数为n,采样频率为,则:fs=n/t,当=20时,

文档评论(0)

youyang99 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档