大规模集成电路3.docVIP

NMOS图： 摩尔定律：微处理器的集成度18个月翻一番。 IC的分类（按处理信号的不同）：模拟，数字，混合信号，射频IC。（生产目的）：通用，专用IC。（制造工艺）：双极IC和CMOS IC IP核的分类：软核（可以综合的RTL描述即硬件描述语言，或者通过库元件的网表形式表示的可复用模块），硬核（指在性能、功耗和面积上经过优化，并在特定生产工艺经过流片验证的可复用模块），固核（指在结构和拓扑方面针对性能和面积通过半途规划甚至可能用某种工艺技术进行过优化的可复用模块） 光刻三要素：光刻胶，掩膜板，光刻机 基本工艺：图形转化，掺杂，制膜 闩锁效应：从电源吸取很大的电流，但对输入激励却没有响应而不能正确的工作。 原则：当一个PMOS连接到电源VDD时则放置一个N阱接触，每当一个NMOS连接到地时，则放置一个P衬底接触。 阈值电压：NFET的阈值电压VTH定义为形成强反型所需要的栅源电压VGS 过驱动电压：把栅源电压分解为阈值电压和超出阈值电压的那部分电压（过驱动电压） 大信号模型：用来确定器件的直流工作点和对电路进行非线性分析。小信号：用来设计器件和电路的性能。 跨导： CE规则：因为尺寸和电压一起缩小，所以晶体管内部所有电场保持不变，因而称为“恒定电场下的按比例缩小”。 CV规则：恒定电压下按比例缩小。 鲁棒性：抗干扰性 （在鲁棒性，可靠性，可得到的性能之中进行折中） 速度饱和效应： 重要结论：随着增加，漏电流在沟道夹断之前已充分饱和。 MOS开关的导通电阻：由源区电阻，漏区电阻，沟道电阻串联而成。沟道电阻起主要作用。 阀值损失： 有源电阻的原理：MOS器件中的有源电阻常用来代替扩散电阻和多晶硅电阻，这种获得直流电阻和小信号交流电阻的方法可以大大节省芯片面积。 对电源变化的灵敏度： 双极晶体管的特性参数被证实具有最好的重复性，并且具有能提供正温度系数和负温度系数的、严格定义的量。 共源放大器的结构和原理： 信号增益： 提高Au的幅值：增大W/L，增大,减小 P91 例3.10 因为，又 密勒效应：通过阻抗Z由X流向Y的电流等于，由于这两个电路等效，必定有相等的电流流过Z1，于是有，即， 例3.11 源跟随器的原理： 共源共栅放大器：共源极中的晶体管可以将电压信号转换成电流信号，共栅极的输入信号可以是电流，因此可以级联。 ， ， 提高增益的方法：采用共源共栅增大增益；在给定的偏置电流情况下通过增大输入晶体管的长度来增大增益。 CMOS电路（无比电路）的优点：CMOS的电源与地之间没有直接的直流电流通路，因而没有静态功耗。传输区域比较合理。逻辑摆幅比较小。Vm为阈值电压，1/2Vdd。只有在BE段，两管同时导通，功耗较小。通过交替通断来获得高低电压的，称为无比电路。 DCVSL是有比电路。传输管、传输门逻辑是无比逻辑。 一个逻辑门的瞬态特性由门传输延迟时间Tp定义，他表示信号通过逻辑门时的延迟。 反相器的延迟时间是由晶体管的寄生电阻和电容造成的。MOS管的输出电压随时间变化时，需要对输出结点的电容充放电，由此决定了电路的瞬态特性。 延迟时间：与负载电容成正比，与MOS管导电因子成反比 ，与电源电压成反比。 Tpo 2.2RCint为本征延迟，或无负载延迟。 对称反相器本征延迟时间与门的尺寸无关，而仅与工艺和版图有关。 对于给定的负载，可以通过增大器件的尺寸来减小负载电容对延迟的影响。 静态功耗：是由漏源PN结漏电和亚阈值导通引起的。 动态功耗：来自于切换过程中两管同时道通引起的直接通路，以及对负载电容的充放电。 动态功耗分为：对负载电容的充放电引起的功耗。电源与地短路引起的短路功耗。 PMOS传输门的控制信号是低电平有效，NMOS是高电平有效。 体效应导致MOS管的阈值电压和导通电压的变化，从而影响CMOS的传输性能。 串联的CMOS管会导致较长的延时。 扇出对传输延迟的影响是线性的，但传输延迟是扇入的二次函数。 采用伪MOS电路的目的是想减少构成逻辑门的晶体管的数目，以减少芯片面积。 1 多晶硅 氧化层