流水灯电路试题.docVIP

流水灯电路的制作与测试 【知识目标】 理解时序逻辑电路的基本概念及分类。 掌握同步和异步时序逻辑电路的分析方法。 理解计数器的逻辑功能及原理。 掌握寄存器电路的基本工作原理，理解移位寄存器的逻辑功能。 【技能目标】 能用触发器制作与调试各种同步计数器。 能用集成计数器制作任意进制的计数器。 熟悉集成移位寄存器逻辑功能和各控制端的作用，能构成实用电路。 多种方法实现流水灯电路，且进一步完善流水灯功能。 任务一 用移位寄存器构成流水灯电路 一、分析任务 在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作。这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲，再用这组脉冲形成所需要的各种控制信号。 二、相关知识 在数字系统中，常常需要将一些数码、运算结果和指令等暂时存放起来，然后在需要的时候再取出来进行处理或运算。这种能够用于存储少量二进制代码或数据的时序逻辑电路，称为寄存器。 寄存器用于暂时存放二进制代码，它是数字系统中重要的部件之一。寄存器的主要组成部分是具有记忆功能的双稳态触发器。一个触发器可以存储一位二进制代码，所以要存放n位二进制代码，就需要n个触发器。 按照功能的不同，可将寄存器分为数码寄存器和移位寄存器两大类。 1. 数码寄存器 数码寄存器具有寄存数据和清除原有数据的功能。现以集成四位数据寄存器74LSl75来说明数据寄存器的电路结构和功能。74LSl75是用D触发器组成的四位数据寄存器。它的逻辑图和管脚排列图如图7-11所示。 a 逻辑图 b 管脚排列图 图7-11 四位集成数码寄存器74LS175 74LS175的功能表见表7-11，CP是时钟端，是异步清零端，D0～D3是数据输入端，Q0～Q3是数据输出端。其功能如下。 表7-11 74LS175的功能表 输 入 输 出 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × × × 0 0 0 0 1 ↑ a b c d a b c d 1 0 × × × × 保 持 ①异步清零。只要＝0，就可使输出端清零，而与时钟无关。清零后，将接高电平，数据才能正常存人。 ②并行输入/输出。在＝1的前提下， 将需要存人的四位二进制数据送到数据输入端D0～D3 ，在CP脉冲上升沿的作用下，将D0～D3的数据并行存入Q0～Q3，同时也可取出存人的数码的反码。 ③记忆保持。当只＝1且CP＝0时，各触发器保持原状态不变，数据寄存器处于保持状态。 无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0～D3将立即被送入寄存器中，有 2. 移位寄存器 移位寄存器除了具有存储数据的功能以外，还具有移位功能，即在移位脉冲的作用下将存储的数据逐次左移或右移。移位寄存器可以用于存储数据，也可用于数据的串行-并行转换、数据的运算和处理等。移位寄存器应用灵活、用途广泛。 （1）单向移位寄存器 图7-12 四位单向右移移位寄存器电路 图7-12所示电路是由D触发器构成的四位移位寄存器。其中触发器FF0的输入端D0接收外加数据，其余的触发器输入端均与前一级的输出端Q相连。D0为串行输人端，Q0～Q3为并行输出端，Q3为串行输出端。 根据D触发器的特点 ，当时钟脉冲沿到来时输出端的状态与输人端状态相同。所以每来一个CP脉冲都会引起所有触发器状态向右移动一位。若来4个时钟脉冲，移位寄存器就存储了四位二进制信息。其移位过程可用图7-13 a 的示意图来表示。经过四个脉冲后，从D0加入的四位串行数据全部移人了移位寄存器中，在四个触发器的输出端可同时得到该4位数据。因此，移位寄存器可实现数据的串行-并行转换。 a 工作过程示意图 b 工作波形图 图7-13 四位单向右移移位寄存器 从图7-13 b 工作波形中可以看到，如果再经过四个CP脉冲，移位寄存器中的四位数据就从串行输出端Q3全部移出，所以移位寄存器也可实现数据的串行输出。由以上分析可知，移位寄存器可用作串行输人、串行输出与并行输出。 （2）双向移位寄存器 74LS194是双向通用移位寄存器，如图4-35所示为其管脚排列图，如图7-14所示为其逻辑图。 图7-14 双向移位寄存器74LS194管脚图 图7-15 双向移位寄存器的逻辑图 移位寄存器74LS194功能表见表7-12。 表7-12移位寄存器功能表 输 入 输 出 功能 S1 S0 CP DSL DSR D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × × × × × × × 0 0 0 0 清零 1 1 1 ↑ × × a b c d a b c d 置数 1 0 1 ↑ × DSR × × × × DS