array工程介绍.ppt

L1,3,8 vs. L5,6 * Array Process Introduction Prepared by 黃國有 and 許晏華 2003/11/13 Outline Array Process — Cycles of PEP TFT Device Structure Pixel 與 元件特性如何造成 Cross-Talk 串 擾 P.R Stripping CLEANING Film dep. Mask Exp. Developer Film Etching PROCESS CYCLE P.R coating mask 5 PEP a-Si Process — What is PEP 薄膜製程 黃光製程 蝕刻製程 鍍第一層膜 Sputter 濺鍍 空白玻璃 上光阻 coating 光罩 對準,曝光 stepping 顯影液 顯影 developing 酸 濕式 或 氣體 乾式 蝕刻 etching Array循環製程圖解-1 顯 影 去光阻液 去光阻 striping 鍍第二層膜 CVD 化學沉積 上光阻 對準,曝光 光罩 顯影液 氣體 乾式 蝕刻 Array循環製程圖解-2 去光 阻液 鍍第三層膜, 請依Array 循環製程Thin Film - Photo - Etch 去除光阻 Array循環製程圖解-3 PX ITO, Pixel ITO 第五層 BP Back channel Passivation SD Source – Drain AS a-Si GE Gate Mask L1,3,8 BCE I/S Island stop 第二層 SL Signal Line 第三層 TH Through Hole 第四層 GL Gate line 第一層 PEP Photo Engraving Process 層別 L5,6 IS Signal Line TFT Pixel Area Cs M1－Gate line Mo/AlNd Channel a-Si I Stop SiNX Pixel ITO M2－Signal line Mo/Al/Mo Passivation P-SiNX SiON G-SiNx I-Stop Structure TFT L5,6 Back-Channel-Cut Structure TFT L3,8 Channel a-Si M2 M1 Passivation ITO 結構上的主要差異: IS結構多了 Top SiNx 且 AS 層較薄 Gate n+ a-Si a-Si insulator Source Drain Island stopper a-Si insulator Source n+ a-Si Passivation Display electrode Process flow difference between I/S and BCE 製程上的主要差異: IS結構需多作一道 Back-Exposure, BCE 則被限制 AS 層不可太薄 Cross-Section Profile BCE SD P-SiN a-Si G-SiN GE AS 層Function : 1. Pixel之開關,決定SD 訊號輸入pixel裡, 來控制pixel之亮暗程度 2. Dummy pattern for M1 cross on M2 ,mark,numbers. 3. 絕緣層,i.e.Repair Line cross-over pads. 1 2 3 GE 層Function : 1.掃描線 Scan line 決定畫面更新,可控制AS層開關之開啟 或關閉 2.作外圍金屬線路之用,避雷針…….. 五層之基本功用介紹 遮蔽金屬 SD Function : 1.信號線 Data line ,決定每個pixel需要到達之電壓值決定其亮度 2.作外圍金屬線路之用, shorting ring Requirement: low Rs 0.19 ± 0.04 Ω /□ Taper 74° ± 8° Surface roughness Channel depth 900 ± 200? 五層之基本功用介紹 BP 層 Function 挖 Via 洞的目的是作為電路橋接點,將金屬層藉由BP挖Via洞將 各層金屬 連接,以構成所想要之電路 Contact hole -- ITO GE contact Rc GE_ITO -- ITO SD contact