数字电子技术基础5精讲.ppt

第五章 时序逻辑电路 5.1 时序逻辑电路的分析方法 5.2 时序逻辑电路的设计方法 5.3 若干常用的时序逻辑电路 第五章 时序逻辑电路 5.1 时序逻辑电路的分析方法 5.2 时序逻辑电路的设计方法 5.3 若干常用的时序逻辑电路 第五章 时序逻辑电路 5.1 时序逻辑电路的分析方法 5.2 时序逻辑电路的设计方法 5.3 若干常用的时序逻辑电路 第五章 时序逻辑电路 5.1 时序逻辑电路的分析方法 5.2 时序逻辑电路的设计方法 5.3 若干常用的时序逻辑电路 单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。 （3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。 （2）双向移位寄存器 M 0时右移 M 1时左移 3、集成双向移位寄存器74LS194 3 、寄存器的应用 （1）环形计数器 结构特点 即将FFn-1的输出Qn-1接到FF0的输入端D0。 工作原理 根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端将轮流地出现矩形脉冲。 能自启动的4位环形计数器 状态图 由74LS194构成的能自启动的4位环形计数器 时序图 2 扭环形计数器 结构特点 即将FFn-1的输出Qn-1接到FF0的输入端D0。 状态图 用n位移位寄存器构成的扭环形计数器可以得到含2n个有效状态的循环，状态利用率较环形计数器提高了一倍。 从状态循环图中可看到由于电路在每次状态转换时只有一位触发器改变状态，因而在将电路状态译码时不会产生竞争－冒险现象。 能自启动的4位扭环形计数器 小结 　　寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。 　　寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。 　　寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。 二、计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计数器 同步计数器 异步计数器 二进制计数器 十进制计数器 N进制计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 ······ 1、二进制计数器 二进制同步计数器 3位二进制同步加法计数器 状态图 选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 时钟方程： 输出方程： 时序图 FF0每输入一个时钟脉冲翻转一次 FF1在Q0 1时，在下一个CP触发沿到来时翻转。 FF2在Q0 Q1 1时，在下一个CP触发沿到来时翻转。 由于没有无效状态，电路能自启动。 推广到n位二进制同步加法计数器 驱动方程 输出方程 3位二进制同步减法计数器 状态图 选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 时钟方程： 输出方程： 时序图 FF0每输入一个时钟脉冲翻转一次 FF1在Q0 0时，在下一个CP触发沿到来时翻转。 FF2在Q0 Q1 0时，在下一个CP触发沿到来时翻转。 由于没有无效状态，电路能自启动。 推广到n位二进制同步减法计数器 驱动方程 输出方程 3位二进制同步可逆计数器 设用U/D表示加减控制信号，且U/D＝0时作加计数，U/D ＝1时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。 输出方程 电路图 电路的状态转换图 　 Q0n+1 Q0 Q1n+1 Q0Q1+ Q0Q1 Q2n+1 Q0Q1Q2+ Q0Q1Q2 Q3n+1 Q0Q1Q2Q3 + Q0Q1Q2Q3 每输入16个计数脉冲计数器工作一个循环，并在输出端Q3产生一个进位输出信号，所以又把这个电路叫十六进制计数器。 电路的状态方程： cp表示时钟信号 例 异步十进制加法计数器 时序电路的设计步骤： 设计要求 1 原始状态图 2 化简 最简状态图 3 状态分配 4 选触发器，