7存储器和阵列结构设计.ppt

  1. 1、本文档共61页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
7存储器和阵列结构设计

存储器和阵列结构设计. * NOR Flash 存储器的基本操作 B. 写操作 存储器和阵列结构设计. * NOR Flash 存储器的基本操作 C. 读操作 存储器和阵列结构设计. * 非易失性存储器的新趋势 多位存储的非易失性存储器 FRAM MRAM 非易失性读写存储器——小结 存储器和阵列结构设计. * 12.2.3 读写存储器 RAM 静态随机存取存储器 SRAM WL BL V DD M 5 M 6 M 4 M 1 M 2 M 3 BL Q Q 存储器和阵列结构设计. * 例题12.8 CMOS SRAM——读操作 WL BL V DD M 5 M 6 M 4 M 1 V DD V DD V DD BL Q 1 Q 0 C bit C bit 存储器和阵列结构设计. * 0 0 0.2 0.4 0.6 0.8 1 1.2 0.5 Voltage rise [V] 1 1.2 1.5 2 Cell Ratio CR 2.5 3 Voltage Rise V CMOS SRAM 分析 读操作 存储器和阵列结构设计. * 例题12.9 CMOS SRAM——写操作 BL 1 BL 0 Q 0 Q 1 M 1 M 4 M 5 M 6 V DD V DD WL 存储器和阵列结构设计. * CMOS SRAM 分析 写操作 存储器和阵列结构设计. * SRAM单元的性能 VDD GND Q Q WL BL BL M1 M3 M4 M2 M5 M6 六管CMOS SRAM存储器单元的版图 存储器和阵列结构设计. * M 3 R L R L V DD WL Q Q M 1 M 2 M 4 BL BL 电阻负载SRAM单元 四管CMOS SRAM) 存储器和阵列结构设计. * 动态随机存取存储器 DRAM WWL BL 1 M 1 X M 3 M 2 C S BL 2 RWL V DD V DD 2 V T D V V DD 2 V T BL 2 BL 1 X RWL WWL 三管动态存储单元 存储器和阵列结构设计. * BL2 BL1 GND RWL WWL M3 M2 M1 三管动态存储单元的版图例子 存储器和阵列结构设计. * 单管动态存储单元 存储器和阵列结构设计. * D V 1 V 1 V 0 t V PRE V BL Sense amp activated Word line activated 敏感放大器操作 读操作期间的位线电压波形 存储器和阵列结构设计. * M 1 word line Diffused bit line Polysilicon gate Polysilicon plate Capacitor Metal word line Poly SiO 2 Field Oxide n + n + Inversion layer induced by plate bias Poly 采用多晶硅扩散电容作为存储节点的1T DRAM单元 A. 截面图 B.版图 存储器和阵列结构设计. * 先进的1T DRAM存储单元 Cell Plate Si Capacitor Insulator Storage Node Poly 2nd Field Oxide Refilling Poly Si Substrate Capacitor dielectric layer Cell plate Word line Insulating Layer Isolation Transfer gate Storage electrode A. 沟槽电容单元 B. 堆叠电容单元 存储器和阵列结构设计. * 12.2.4 按内容寻址或相联存储器 CAM 除存储数据外,它还能有效地将所有存储数据与新输入的数据进行比较 CAM Bit Word Bit ??? CAM Bit Bit CAM Word Wired-NOR Match Line Match M1 M2 M7 M6 M4 M5 M8 M9 M3 int S Word ??? CAM Bit Bit S 9管CAM单元 存储器和阵列结构设计. * Address Decoder Hit Logic CAM ARRAY Input Drivers Tag Hit Address SRAM ARRAY Sense Amps / Input Drivers Data R/W 例12.11 相联存储器在高速缓存中的应用 存储器和阵列结构设计. * 12.6 存储器设计的实例研究 12.6.1 可编程逻辑阵列 GND GND GND GND GND GND GND VDD X0 X0 X1

文档评论(0)

报告论文库 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档