第三章2——运算方法分解.ppt

3.5 逻辑运算及实现 逻辑“非”运算 逻辑“与”运算 逻辑“或”运算 逻辑“异或”运算 3.6 运算器的分析与组成 3.6.1 并行进位方式的实现 运算方法 全加器 逻辑式：Σ i = Ai⊕Bi⊕C i-1 Ci = AiBi+BiCi -1 +AiCi-1 逻辑电路图 串行加法器 串行加法器：每步只求1位和，将N位加分成N步实现。 进位链 C i = Ai .Bi + (Ai ⊕Bi)Ci-1 = Gi + Pi.Ci-1 其中： Gi = Ai .Bi 称进位产生函数 Pi = Ai ⊕Bi 称进位传递函数 Ci-1表示低位（第i-1位)向本位的进位信号 Ci表示本位向高位的进位信号 进位信号的逻辑表达式 Ci = Gi + Pi Ci-1 组内并行、组间串行进位1 逻辑图 3.6.3 多功能算逻单元 SN74181 1位运算单元逻辑框图 书P47 SN 74181 芯片接线图 阵列乘法器芯片 1、用若干与门产生多个部分积 2、用多操作数加法网络求乘积 第三章作业（一） P167 1 理解术语，可不书面提交 P167 2 (1) (2) P167 3 (1) (2) P167 4 P167 5 (1) P168 6 (1) 原码二位乘法1 两位乘法是指每步处理两位乘数，目的在于提高速度。 原码两位乘法中，乘数y的两位yi yi+1有下面四种状态和对应操作： 部分积+3X，再右移2位 1 1 部分积加+2X，再右移2位 1 0 部分积+X,再右移2位 0 1 部分积右移2位 0 0 操 作 yi (权高) yi +1 (权低） 原码二位乘法2 上面四种操作中，机器难以实现+3X，但3X=4X – X，故可先左移2位，再减X，但这样需要两步完成一个动作，复杂。而3X = -X + 4X，故可考虑，本次先做 - X，加4X留到处理下两位时考虑，故需设欠帐触发器Cj来记住，事实上，处理下两位时，4X的真正大小也只是高两位权的一个x,很好处理。 欠帐触发器Cj为0时，则表示没有遗留问题要处理，欠帐触发器Cj为1时，则表示有遗留问题要处理；反之，如果有遗留问题，则要把Cj置为1。 所以，要决定操作时，除了判断两位乘数外，还要看欠帐触发器Cj。 原码二位乘法3 操作表： 1 同上 1 1 1 1 -X 同上 1 1 0 1 -X 同上 1 0 1 0 +2X 同上 1 0 0 0 +2X 同上 0 1 1 0 +X 同上 0 1 0 0 +X 同上 0 0 1 0 部分积右移两位 0 0 0 Cj 操 作 YiYi+1 Cj 规则： 1、乘积的值与符号分别处理。 2、部分积与被乘数采用3符号位，因为部分积加2X可能向更高位进位。乘数取2符号位。 3、按上表决定操作。 4、当乘数位数n为偶数时，一般做n/2步，但最后可能需要校正，校正时按001处理，不移位。需做（n/2）+1步 当乘数位数n为奇数时，在末位加0。 5、校正位Cj初值为0，其值不是由移位得到，而是根据上步操作是否有遗留而置1或置0。 原码二位乘法的运算规则 原码二位乘法举例1 例：x = -0.111111,y = 0.111001,求 x . Y = ? 解：A=000.000000, B=|X|=000.111111, - B=[-X]补=111.000001, +2B=001.111110, C=|Y | =00.111001 步数 Yn-1 Yn Cj 操作 A C Cj