数电课程设计之数字电子钟重点.doc

目?????录 一．设计内容、设计要求及设计的总框图 二．完成单元电路的设计及参数计算 二．完成单元电路的设计及参数计算 图2 （2）消除抖动的计时/校准/闹钟开关的设计 如图3，最下边的开关SW1控制着电路的计时或校准与闹钟，当开关接高电平时，表示电路进入计时状态；当开关SW1接低电平时，这时可以分别通过开关SW3、SW4、SW5接高电平来控制秒、分、时电路的校准以及闹钟。例如，SW4接高电平，且SW6接上面的开关则实现分钟的校准功能；若SW6接下边的开关则实现闹钟的设置。另外，在开关上连接SR锁存器是用于消除电路的抖动。 图3 2、计时电路，包括秒计数器、分计数器、和时计数器 本版块主要设计是秒分的60进制数和时的24进制数，分别是采用两片十进制数的74160芯片串接成的，由于74160是十进制芯片，所以个位采用同步置数或异步置零都没问题，60进制的十位采用的是异步置零方式，24进制的十位采用同步预置数方式，电路原理图分别如图4和5 图4（60进制计数） 图5（24进制计数） 3、报时电路 报时部分原理是当秒的十位、分的个位和分的十位同时为0时，电路报时10秒。具体做法是在秒的十位、分的个位和分的十位各自接一个四输入的或非门74s260（当为0000时，通过或非门输出高电平），然后三个输出接到一个四输入与门74ls21上，74ls21上的另一个输入接时钟信号，所以74ls21受时钟信号控制，当三个或非门输出高电平到74ls21与门上时，来一个时钟脉冲叫一声，所以报时的信号不是连续的，这可以与接下来的闹钟持续响区分开来。并且，报时只有10秒是因为当秒的十位、分的个位和分的十位同时为0时，秒的个位经过10秒后就有一个进位进到秒的十位，这时秒的十位由0变1，输出不是全0了，或非门74s260输出低电平，所以74ls21上输出低电平，铃声停止叫。电路图如下图6 图6 4、闹钟电路 闹钟部分的设计思路是根据计时部分的电路再复制一份，我们知道，日常用来设置闹钟只用到了时和分，秒是不用的，所以先复制分计时和时计时部分，然后用4块四位数值比较器74ls85芯片分别比较分的个位、十位和时的个位、十位中的各个输出。如图7，左右两计时电路是相同的，左边用于计时，右边用于闹钟设置用的。四块数值比较器通过A=B输出接口接到四输入与门上，当四个A=B四个接口都输出高电平时，与门上也输出高电平，驱动喇叭响。工作时，是先设置好需要闹钟的时间的时和分，当实际计时电路的时间达到闹钟设定时间时，喇叭响一分钟，且响声是持续的。响一分钟是因为当达到时间后，分计时器要经过一分钟后才会有进位，进位后计时部分才与闹钟不同。刚刚开始工作时，由于电路是全零状态，所以电路一开始仿真就叫。但这个不影响电路的功能，因为真正电子钟都不是从全零开始工作的。所以一开始工作时都要先设置时间的，设置完就不会出现那种情况了。具体电路图如图7:： 图7 5、显示电路 计时器的输出通过显示译码器74ls47连接数码管显示，采用书本说的74ls49发现不行，计时器的四个输出分别对应接到74ls47的A、B、C、D输入上，74ls47的3、4、5脚接高电平，七个输出接到数码显示器上具体连接电路如下图8 图8 三．仿真调试过程中的结果、对出现的问题的解决 仿真存在问题 1、如下图9，计时电路秒到五十九时，分已经进位一了1了，明显不合理。并且电路还存在另外一个问题，就是可能进位时脉冲和时钟脉冲CLK存在迟延，可能进位脉冲来时，时钟脉冲处于低电平。 2、如下图9，按道理左边的调节电路只要按一下开关就有一个高电平，通过与门电路和或门电路后就可以产生一个CLK，但没反应，还是不能校准。102.3k电阻 2个 1k电阻 4个 4.7uF电容 2个 0.01uf电容 2个 十进制芯片74160 10片 四输入与非门74LS20 3个 非门74LS04 2个 或门OR 3个 双输入与门74LS08 3个 或非门NOR 8个 三输入与门 3个 555定时器 1个 四输入与非门 3个 缓冲器 1个 四输入与门74LS21 2个 译码器74LS47 10片 四位数值比较器74LS85 4片 喇叭 2个 双向开关SW-SPDT 6个 七段数码显示管 10个 2、整机逻辑电路图 - 10 - 电子钟 计时/校准/闹钟控制电路，包括脉冲的产生和消除抖动的开关 计时电路，包括秒计数器、分计数器、和时计数器 报时电路，当秒计时器的时为、分计数器的个位、十位都为0时，实现整点报时。 闹钟电路，当闹钟计时电路和实际计时电路显示的数值相同时，闹铃响。 显示电路，分为秒显示、分显示和时显示